# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08-223021

(43) Date of publication of application: 30.08.1996

(51) Int. CI.

H03K 17/693

H03K 17/00

(21) Application number: 07-064036 (71) Applicant: MATSUSHITA ELECTRIC

IND CO LTD

(22) Date of filing: 23.03.1995 (72) Inventor: YAMAMOTO SHINJI

FUJIMOTO KAZUHISA

(30) Priority

Priority

**06312998** Priority

**16. 12. 1994** Priority

JP

number :

date:

country:

# $(54)\,$ 1-INPUT AND MULTI-OUTPUT SWITCH AND MULTI-INPUT AND 1-OUTPUT SWITCH



### (57) Abstract:

PURPOSE: To improve the input/output return loss and the insertion loss of a 1-input/multi-output switch by reducing the capacity consisting of the FETs of OFF states which are connected in parallel between the input and output terminals.

CONSTITUTION: The SPST switches 101 to 104 are connected to the output terminals 121 to 124 respectively. A through FET 131 is connected in common to the input sides of the switches 101 and 102, and a through FET 132 is connected in common to the input sides of the switches 103 and 104. Then the input sides of both FET 131 and 132 are connected to an input terminal 11.

[Date of request for examination] 23.10.1997

[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3040687

[Date of registration]

03.03.2000

[Number of appeal against

examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

\* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] One input terminal into which a signal is inputted, and two or more output terminals to which a signal is outputted, The unit switch group which consists of two or more unit switches which carried out the input side in common and were connected to juxtaposition, It has one input-side switch connected common to the input side of each unit switch which constitutes said unit switch group. The 1 input multi-output switch characterized by connecting said output terminal to the output side of each unit switch which constitutes said unit switch group in common, and connecting said input terminal to the input side of said input-side switch.

[Claim 2] One input terminal into which a signal is inputted, and two or more output terminals to which a signal is outputted, Two or more unit switch groups which consist of two or more unit switches which carried out the input side in common and were connected to juxtaposition, The one 1st input-side switch connected common to the input side of each unit switch which constitutes one unit switch group in said two or more unit switch groups, Other one 1st input-side switch connected common to the input side of each unit switch which constitutes other one unit switch group in said two or more unit switch groups, It has the one 2nd input-side switch connected common to the input side of said two 1st input-side switches. The 1 input multi-output switch characterized by connecting said output terminal to the output side of each unit switch which constitutes said two or more unit switch groups, respectively, and connecting said input terminal to the input side of said 2nd input-side switch.

[Claim 3] Said unit switch is a 1 input multi-output switch according to claim 1 or 2 characterized by being the SPST switch which consists of a shunt FET of the grounded source connected to through [ which function as the transfer gate / through / FET / and through / FET / this ], and a serial, or a grounded drain.

[Claim 4] Said input-side switch is a 1 input multi-output switch according to claim 1 characterized by being through [ which functions as the transfer gate / FET ].

[Claim 5] Said input-side switch is a 1 input multi-output switch according to claim 1 characterized by being the SPST switch which consists of a shunt FET of the grounded source connected to through [ which function as the transfer gate / through / FET / and through / FET / this ], and a serial, or a grounded drain.

[Claim 6] Said 1st input-side switch is a 1 input multi-output switch according to claim 2 characterized by being through [ which functions as the transfer gate / FET ].

[Claim 7] Said 2nd input-side switch is a 1 input multi-output switch according to claim 2 characterized by being through [ which functions as the transfer gate / FET ].

[Claim 8] One input terminal into which a signal is inputted, and three output terminals or more to which a signal is outputted, It consists of a shunt FET of the grounded source connected to through [ which function as the transfer gate / through / FET / and through / FET / this ], and a serial, or a grounded drain. In the 1 input multi-output switch equipped with three or more SPST switches by which the input side was connected common to said input terminal, and the output side was connected to said

three or more output terminals, respectively Gate width through [ said / FET ] is a 1 input multi-output switch characterized by being smaller than the gate width of said shunt FET.

[Claim 9] Gate width through [ said / FET ] is a 1 input multi-output switch according to claim 8 characterized by being 400-800 micrometers. [Claim 10] The multi-input 1 output switch characterized by connecting with the output side of two or more input terminals into which a signal is inputted, one output terminal to which a signal is outputted, two or more unit switches connected to said two or more input terminals, respectively, and two or more of said unit switches, respectively, having through [ which functions as the transfer gate / two or more / FET ], and connecting said output terminal to each output side through [ said / two or more / FET ] in common.

[Claim 11] Two or more input terminals into which a signal is inputted, and one output terminal to which a signal is outputted, The through FET group which consists of two or more unit switches connected to said two or more input terminals, respectively, and through [ which are connected to the output side of two or more of said unit switches, respectively, and function as the transfer gate / two or more / FET ], The multi-input 1 output switch characterized by having one output side switch connected common to the output side through [ each / FET ] which constitutes said through FET group, and connecting said output terminal to the output side of said output side switch.

[Claim 12] Two or more input terminals into which a signal is inputted, and one output terminal to which a signal is outputted, Two or more through FET groups which consist of two or more unit switches connected to said two or more input terminals, respectively, and through [ which are connected to the output side of two or more of said unit switches, respectively, and function as the transfer gate / two or more / FET ], The one 1st output side switch connected common to the output side through [ each / FET ] which constitutes one through FET group in said two or more through FET groups, Other one 1st output side switch connected common to the output side through [ each / FET ] which constitutes other one through FET group in said two or more through FET groups, The multi-input 1 output switch characterized by having the 2nd output side switch connected common to the output side of said two 1st output side switches, and connecting said output terminal to the output side of said 2nd output side switch.

[Claim 13] Said unit switch is a multi-input 1 output switch given in any 1 term of claims 10-12 characterized by being the SPST switch which consists of a shunt FET of the grounded source connected to through

[ which function as the transfer gate / through / FET / and through / FET / this ], and a serial, or a grounded drain.

[Claim 14] Said output side switch is a multi-input 1 output switch according to claim 11 characterized by being through [ which functions as the transfer gate / FET ].

[Claim 15] Said output side switch is a multi-input 1 output switch according to claim 11 characterized by being the SPST switch which consists of a shunt FET of the grounded source connected to through [ which function as the transfer gate / through / FET / and through / FET / this ], and a serial, or a grounded drain.

[Claim 16] Said 1st output side switch is a multi-input 1 output switch according to claim 12 characterized by being through [ which functions as the transfer gate / FET ].

[Claim 17] Said 2nd output side switch is a multi-input 1 output switch according to claim 12 characterized by being through [ which functions as the transfer gate / FET ].

[Claim 18] Three or more input terminals into which a signal is inputted, and one output terminal to which a signal is outputted, It consists of a shunt FET of the grounded source connected to through [ which function as the transfer gate / through / FET / and through / FET / this ], and a serial, or a grounded drain. In the multi-input 1 output switch equipped with three or more SPST switches to which the input side was connected to said three or more input terminals, respectively, and the output side was connected common to said output terminal Gate width through [ said / FET ] is a multi-input 1 output switch characterized by being smaller than the gate width of said shunt FET.

[Claim 19] Gate width through [ said / FET ] is a multi-input 1 output switch according to claim 18 characterized by being 400-800 micrometers.

[Translation done.]

\* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. \*\*\*\* shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

[Detailed Description of the Invention] [0001]

[Industrial Application] This invention relates to the 1 input multioutput switch and multi-input 1 output switch by which FET was connected to juxtaposition.

# [0002]

[Description of the Prior Art] It follows on the spread of cellular phones etc. in recent years, and is GaAs. The need of the 1 input multi-output switch using MESFET is expanded. A low power and low loss are the descriptions, and this 1 input multi-output switch is used abundantly as an antenna switch for pocket devices, especially a 1 input 2 output switch, i.e., an SPDT (Single Pole Double Throw) switch.

[0003] Much more many output-ization is expected from now on, and it is thought that the need of a 1 input n output switch (n= 3, 4, .....) (a SPnT switch is called hereafter) grows.

[0004] Before explaining a SPnT switch, the SPST (Single Pole Single Throw) switch which is to the base of this switch is explained. [0005] Drawing 19 (a) shows the circuit diagram of SPST switch 70, in drawing 19 (a), the input terminal into which, as for 71, a signal is inputted, and 72 are output terminals to which a signal is outputted, and through [ FET / 73 ] and a shunt FET 74 are connected between the input terminal 71 and the output terminal 72. Through [ FET / 73 ] is the transfer gate and the shunt FET 74 is formed for the improvement in isolation between an input terminal 71 and an output terminal 72. Moreover, for inhibition of the leakage current to the gate, 1st several k-ohm bias resistance 75 is connected to a serial at the gate through [ FET / 73 ], and 2nd several k-ohm bias resistance 76 is connected to the serial at the gate of a shunt FET 74. The 1st control electricalpotential-difference terminal 77 is a terminal which impresses bias voltage, in order ON-OFF [ through / 73 / FET ], and in order that ON-OFF [ the 2nd control electrical-potential-difference terminal 78 / a shunt FET 74], it is a terminal which impresses bias voltage. [0006] Now, FET is a depletion type and suppose that a threshold is Vth. The electrical potential difference impressed between the gate sources of FET: When Vgs is OV, FET will be in ON condition, and when Vgs is below Vth, FET will be in an OFF condition. Therefore, when electricalpotential-difference:Vc1=OV are impressed to the 1st control electricalpotential-difference terminal 77 and electrical-potential-difference:Vc2 <=Vth is impressed to the 2nd control electrical-potential-difference

terminal 78, as through [ FET / 73 ] will be in an OFF condition and shows ON condition and a shunt FET 74 to drawing 19 (b), SPST switch 70 serves as ON. On the contrary, when referred to as Vc1 <=Vth and Vc2=OV, as through [ FET / 73 ] will be in ON condition and shows an OFF condition and a shunt FET 74 to drawing 19 (c), SPST switch 70 serves as OFF. When SPST switch 70 is OFF, a shunt FET 74 connects an output terminal 72 to GND, and raises the isolation between an input terminal 71 and an output terminal 72.

[0007] Drawing 20 (a) - (c) shows the approximation-high-frequency equivalent circuit in case FET81 of a simple substance is in ON condition or an OFF condition. Drawing 20 (a) As for 82, as for the source and 84, in - (c), a drain and 83 are the gates. When Vgs of FET81 is OV and FET81 is in ON condition, as shown in drawing 20 (b), FET81 can be considered to be resistance in approximation. When gate width Wg=1200micrometer FET is assumed, it is about [ of this FET ] resistance Ron=3ohm. Moreover, when Vgs of FET81 is below Vth, i.e., an OFF condition, as shown in drawing 20 (c), FET81 can be considered to be capacity in approximation. When gate width Wg=1200micrometer FET is assumed, it is about [ of this FET ] capacity Coff =0.3pF. Therefore, in an equal circuit in case SPST switch 70 is ON, as shown in drawing 2121 (a), SPST switch 70 can rewrite the equal circuit at the time of being OFF like drawing 21 (b), respectively.

[0008] Next, a 1 input n output switch, i.e., a SPnT switch, is explained.

[0009] Drawing 22 shows the circuit diagram of the conventional SPnT switch. Usually, when it constitutes a SPnT switch, SPST switch 70 shown in drawing 19 is connected to an input terminal 71 at n piece juxtaposition. It sets to drawing 22 and they are 701 and 702, ..., 70n. A SPST switch and 71 are an input terminal, 721, and 722, .., 72n. An output terminal and 801,802, ..., 80n It is load resistance. [0010] By the way, some one SPST switch of a SPnT switch is always ON, and the input terminal 71 is always connected to one output terminal by something. Drawing 23 (a) is an input terminal 71 and an output terminal 721. SPST switch 701 of a between ON, the 702-70n of the other SPST switches The equal circuit in the case of being OFF is shown. Now, it is assumed for simplification that the ON resistance Ron of FET is Oohm. In this case, an input terminal 71 and an output terminal 721 Capacity nxCoff which consists of FET which is in an OFF condition in between It is possible that it connects with juxtaposition. The equal circuit of this condition is shown in drawing 23 (b).

[0011] In the circuit shown in drawing 23 (b), it asks for the return

loss seen from the input terminal 71 using the Smith chart. An input terminal 71 and output terminal 721 It is capacity nxCoff in between. Since it connects with juxtaposition, the locus of an impedance moves clockwise on a \*\* conductance circle. load resistance 801 supposing it is 50ohms -- from the core of the Smith chart -- etc. -- a conductance circle top -- nxCoff only -- it is the value of the return loss for which the place rotated clockwise asks.

[0012] Next, the conventional example of a multi-input 1 output switch (a nPST switch is called hereafter), i.e., an n input 1 output switch, is explained. A nPST switch can be constituted if replacing the input side and output side of a SPnT switch, speaking generally.

[0013] Drawing 24 shows the circuit diagram of the conventional nPST switch. Usually, when it constitutes a nPST switch, SPST switch 70 shown in drawing 19 is connected to n piece juxtaposition at an output terminal 72. In addition, it sets to drawing 24 and they are 791 and 792, ..., 79n. A signal generating circuit, 711, and 712, ..., 71n An input terminal and 80 are load resistance. The signal generated in the signal generating circuit connected to the SPST switch of ON condition is outputted to an output terminal 72 through a SPST switch from an input terminal.

[0014] Hereafter, circuit actuation of the conventional nPST switch is explained.

[0015] It sets on the conventional nPST switch, for example, is an input terminal 711. The case where between output terminals 72 is turned ON is considered. In this case, SPST switch 701 It sets to ON and is the 702-70n of the other SPST switches. It sets to OFF.

[0016] Drawing 25 (a) is an input terminal 711. SPST switch 701 between output terminals 72 ON, the 702-70n of the other SPST switches The equal circuit in the case of being OFF is shown, and drawing 25 (b) shows the equal circuit at the time of assuming that the ON resistance Ron of FET is Oohm.

[0017] As shown in drawing 25 (b), it is an input terminal 711. Capacity nxCoff which consists of FET which is in an OFF condition between output terminals 72 It is possible that it connects with juxtaposition.

[0018] Drawing 26 shows the relation of the gate width through [FET] and the insertion loss in a SPST switch, and drawing 26 shows that the gate width Wg through [FET] affects an insertion loss. That is, an insertion loss decreases, so that gate width Wg through [FET] is enlarged.

[0019] Drawing 27 shows relation with the gate width of Shunt FET, the insertion loss, and isolation in a SPST switch, and it turns out that

the gate width Wg of Shunt FET affects isolation. That is, isolation improves, so that gate width Wg through [ FET ] is enlarged. [0020] Although it can say that the larger one of the gate width Wg of through [ FET ] and Shunt FET is more desirable than these results, it is both in a saturation inclination by gate width Wg=1200micrometer. Therefore, usually in a SPST switch, it may be gate width Wg=1200um extent through [ FET ] and about [ of Shunt FET ] gate width Wg=1200micrometer.

[0021] moreover, the 1 input multi-output switch and multi-input 1 output switch by which two or more SPST switches are connected to juxtaposition -- also setting -- through [ FET ] and Shunt FET -- each -- it usually comes out to consider as about gate width Wg=1200micrometer. [0022]

[Problem(s) to be Solved by the Invention] Drawing 28 shows the value of the return loss seen from the input terminal 71 at the time of being referred to as Coff =0.3pF, f= 1.9GHz, and n=1-10 in the aforementioned SPnT switch. The more n becomes large, the more the return loss seen from the input terminal 71 deteriorates. Although -10dB or less is securable as a value of return loss in n<=3, in n>=4, it turns out that the value of return loss is set to -10dB or more. Moreover, since the gap from 50ohms becomes large so that n is large, an insertion loss also increases.

[0023] In addition, the value of the return loss seen from the output terminal 72 in a SPnT switch also turns into a value of the return loss seen from the input terminal 71, and almost same value. The above thing is the same even when the input terminal 71 is connected to which output terminal, and it is the same also in a nPST switch.

[0024] Capacity nxCoff which consists of FET of the OFF condition connected to juxtaposition between an input terminal and an output terminal in the conventional SPnT switch or conventional nPST switch with which it connects with juxtaposition and n SPST switches 70 become as explained above While  $\rm I/O$  return loss deteriorates in a sake, it has the problem that an insertion loss increases.

[0025] 712-71n of moreover, input terminals which are OFF so that he can understand from drawing 25 (a) in the conventional nPST switch It will be in a short condition. 792-79n of for this reason, signal generating circuits An output will be in a short condition, and when transmitting the signal containing DC, it has the problem that un-arranging arises. [0026] This invention aims at offering the 1 input multi-output switch with which I/0 return loss and an insertion loss have been improved or a multi-input 1 output switch, and a multi-input 1 output switch with

which the output of a signal generating circuit does not short-circuit in view of the above.

# [0027]

[Means for Solving the Problem] One input terminal by which, as for the solution means which invention of claim 1 provided, a 1 input multioutput switch is inputted into a signal, The unit switch group which consists of two or more output terminals to which a signal is outputted, and two or more unit switches which carried out the input side in common and were connected to juxtaposition, It has one input-side switch connected common to the input side of each unit switch which constitutes said unit switch group. It considers as the configuration in which said output terminal is connected to the output side of each unit switch which constitutes said unit switch group in common, and said input terminal is connected to the input side of said input-side switch. [0028] One input terminal by which, as for the solution means which invention of claim 2 provided, a 1 input multi-output switch is inputted into a signal, Two or more unit switch groups which consist of two or more output terminals to which a signal is outputted, and two or more unit switches which carried out the input side in common and were connected to juxtaposition, The one 1st input-side switch connected common to the input side of each unit switch which constitutes one unit switch group in said two or more unit switch groups, Other one 1st input-side switch connected common to the input side of each unit switch which constitutes other one unit switch group in said two or more unit switch groups, It has the one 2nd input-side switch connected common to the input side of said two 1st input-side switches. It considers as the configuration in which said output terminal is connected to the output side of each unit switch which constitutes said two or more unit switch groups, respectively, and said input terminal is connected to the input side of said 2nd input-side switch.

[0029] Invention of claim 3 adds the configuration that said unit switch is a SPST switch which consists of a shunt FET of the grounded source connected to through [ which function as the transfer gate / through / FET / and through / FET / this ], and a serial, or a grounded drain to claim 1 or the configuration of 2.

[0030] Invention of claim 4 adds the configuration that said input-side switch is through [ which functions as the transfer gate / FET ] to the configuration of claim 1. Invention of claim 5 adds the configuration that said input-side switch is a SPST switch which consists of a shunt FET of the grounded source connected to through [ which function as the transfer gate / through / FET / and through / FET / this ], and a serial,

or a grounded drain to the configuration of claim 1.

[0031] Invention of claim 6 adds the configuration that said 1st input-side switch is through [ which functions as the transfer gate / FET ] to the configuration of claim 2.

[0032] Invention of claim 7 adds the configuration that said 2nd inputside switch is through [ which functions as the transfer gate / FET ] to the configuration of claim 2.

[0033] One input terminal into which, as for the solution means which invention of claim 8 provided, a signal is inputted, It consists of a shunt FET of the grounded source connected to through [ which function as three or more the output terminals and the transfer gates to which a signal is outputted / through / FET / and through / FET / this ], and a serial, or a grounded drain. It is premised on the 1 input multi-output switch equipped with three or more SPST switches by which the input side was connected common to said input terminal, and the output side was connected to said three or more output terminals, respectively. Gate width through [ said / FET ] is considered as the configuration of being smaller than the gate width of said shunt FET.

[0034] Invention of claim 9 adds the configuration that gate width through [ said / FET ] is 400-800 micrometers to the configuration of claim 8.

[0035] Two or more input terminals by which, as for the solution means which invention of claim 10 provided, a multi-output 1 input switch is inputted into a signal, One output terminal to which a signal is outputted, and two or more unit switches connected to said two or more input terminals, respectively, It has through [ which is connected to the output side of two or more of said unit switches, respectively, and functions as the transfer gate / two or more / FET ], and considers as the configuration in which said output terminal is connected to each output side through [ said / two or more / FET ] in common. [0036] Two or more input terminals by which, as for the solution means which invention of claim 11 provided, a multi-output 1 input switch is inputted into a signal, One output terminal to which a signal is outputted, and two or more unit switches connected to said two or more input terminals, respectively, The through FET group which consists of through [ which is connected to the output side of two or more of said unit switches, respectively, and functions as the transfer gate / two or more / FET ], It has one output side switch connected common to the output side through [ each / FET ] which constitutes said through FET group, and considers as the configuration in which said output terminal is connected to the output side of said output side switch.

[0037] Two or more input terminals by which, as for the solution means which invention of claim 12 provided, a multi-output 1 input switch is inputted into a signal, One output terminal to which a signal is outputted, and two or more unit switches connected to said two or more input terminals, respectively, Two or more through FET groups which consist of through | which is connected to the output side of two or more of said unit switches, respectively, and functions as the transfer gate / two or more / FET ], The one 1st output side switch connected common to the output side through [ each / FET ] which constitutes one through FET group in said two or more through FET groups, Other one 1st output side switch connected common to the output side through [ each / FET ] which constitutes other one through FET group in said two or more through FET groups, It has the 2nd output side switch connected common to the output side of said two 1st output side switches, and considers as the configuration in which said output terminal is connected to the output side of said 2nd output side switch.

[0038] Invention of claim 13 adds the configuration that said unit switch is a SPST switch which consists of a shunt FET of the grounded source connected to through [ which function as the transfer gate / through / FET / and through / FET / this ], and a serial, or a grounded drain to the configuration of claims 10-12.

[0039] Invention of claim 14 adds the configuration that said output side switch is through [ which functions as the transfer gate / FET ] to the configuration of claim 11.

[0040] Invention of claim 15 adds the configuration that said output side switch is a SPST switch which consists of a shunt FET of the grounded source connected to through [ which function as the transfer gate / through / FET / and through / FET / this ], and a serial, or a grounded drain to the configuration of claim 11.

[0041] Invention of claim 16 adds the configuration that said 1st output side switch is through [ which functions as the transfer gate / FET ] to the configuration of claim 12.

[0042] Invention of claim 17 adds the configuration that said 2nd output side switch is through [ which functions as the transfer gate / FET ] to the configuration of claim 12.

[0043] Three or more input terminals into which, as for the solution means which invention of claim 18 provided, a signal is inputted, It consists of a shunt FET of the grounded source connected to through [which function as one output terminal to which a signal is outputted as the transfer gate / through / FET / and through / FET / this ], and a serial, or a grounded drain. It is premised on the 1 input multi-output

switch equipped with three or more SPST switches to which the input side was connected to said three or more input terminals, respectively, and the output side was connected common to said output terminal. Gate width through [ said / FET ] is considered as the configuration of being smaller than the gate width of said shunt FET.

[0044] Invention of claim 19 adds the configuration that gate width through [ said / FET ] is 400-800 micrometers to the configuration of claim 18.

# [0045]

[Function] Since one input-side switch is connected to the input side of each unit switch which constitutes a unit switch group in common by the configuration of claim 1, the synthetic capacity value of FET between an input terminal and an output terminal is nxCoff. It decreases. [0046] Since the 2nd one input-side switch is connected to the input side of the two 1st input-side switches in common by the configuration of claim 2, the synthetic capacity value of FET between an input terminal and an output terminal is nxCoff. It decreases still more greatly.

[0047] Capacity Coff through [ FET ] in case a SPST switch is in an OFF condition by gate width through [ FET ] being small by the configuration of claim 8 since gate width through [ FET ] is smaller than the gate width of Shunt FET Since it can decrease and isolation improves according to the gate width of Shunt FET being large, the I/O return loss and the insertion loss of a 1 input multi-output switch are improvable.

[0048] By the configuration of claim 9, since the effectiveness of the capacity Coff of FET which is in an OFF condition is larger than increase of on resistance through [FET] when gate width through [FET] is 400 micrometers - 800 micrometers, I/O return loss and an insertion loss are improved.

[0049] Since between each input terminal and output terminals which serve as OFF by turning OFF through [ which was connected to each input terminal used as OFF through the unit switch by the configuration of claim 10 since through / FET / was connected to the output side of each unit switch, respectively / each / FET ] can be intercepted, short-circuit of each input terminal used as OFF can be prevented.
[0050] Since one output side switch is connected to the output side through [ each / FET ] which constitutes a through FET group in common by the configuration of claim 11, the synthetic capacity value of FET between an input terminal and an output terminal is nxCoff. It decreases.
[0051] Since the 2nd one output side switch is connected to the output

side of the two 1st output side switches in common by the configuration of claim 12, the synthetic capacity value of FET between an input terminal and an output terminal is nxCoff. It decreases still more greatly.

[0052] Capacity Coff through [FET] in case a SPST switch is in an OFF condition by gate width through [FET] being small by the configuration of claim 18 since gate width through [FET] is smaller than the gate width of Shunt FET Since it can decrease and isolation improves according to the gate width of Shunt FET being large, the I/O return loss and the insertion loss of a multi-input 1 output switch are improvable.

[0053] Capacity Coff of FET which is in an OFF condition from increase of on resistance through [FET] when gate width through [FET] is 400 micrometers - 800 micrometers by the configuration of claim 19 Since effectiveness is large, I/O return loss and an insertion loss are improved.

# [0054]

[Example] It explains referring to drawing 1 and drawing 2 (a), and (b) hereafter about SP4 T switch (switch on which four SPST switches were connected to the input terminal at juxtaposition) concerning the 1st example of this invention.

[0055] Drawing 1 shows the circuit diagram of SP4 T switch concerning the 1st example, and sets it to drawing 1 . 101, 102, 103, and 104 A SPST switch and 11 Input terminal, 121, 122, 123, and 124 An output terminal and 131 SPST switches 101 and 102 Through [ which was connected common to an input side / FET ] 132 SPST switch 103 And 104 Through [ which was connected common to an input side / FET ] 141 It is through [ FET / 131 ] because of inhibition of the leakage current to the gate. Bias resistance connected to the gate, 142 It is through [ FET / 132 ] because of inhibition of the leakage current to the gate. Bias resistance connected to the gate, 151 Through [ FET / 131 ] The control electrical-potential-difference terminal and 152 which impress the bias voltage for ON-OFF Through [ FET / 132 ] It is the control electrical-potential-difference terminal which impresses the bias voltage for ON-OFF.

[0056] Hereafter, circuit actuation of SP4 T switch concerning the 1st example is explained.

[0057] For example, an input terminal 11 and an output terminal 121 The case where between is turned ON is considered. In this case, SPST switch 131 OV are impressed to the control electrical-potential-difference terminal 151 so that it may be set to ON, and it is through [FET /

132 ]. It is the control electrical-potential-difference terminal 152 so that it may be turned off. The electrical potential difference below Vth is impressed. Moreover, SPST switch 101 It sets to ON and is other SPST switch 102-104. It sets to OFF.

[0058] It sets to SP4 T switch concerning the 1st example, and drawing 2 (a) is an input terminal 11 and an output terminal 121. The equal circuit in case between is 0N is shown, and drawing 2 (b) shows the equal circuit at the time of assuming that the ON resistance Ron of FET is 0ohm.

[0059] it is shown in drawing 2 (b) -- as -- an input terminal 11 and output terminal 121 the capacity which consists of FET of the OFF condition connected in between -- 2.67xCoff it is. the capacity which consists of FET between an input terminal and an output terminal in the conventional SP4 T switch -- nxCoff, i.e., 4xCoff, it is -- since -- in the 1st example, it turns out that the capacity of FET is decreasing to about 67%.

[0060] In addition, the aforementioned thing is the same even when the input terminal 11 is connected to which output terminal.

[0061] (Table 1) shows the comparison of the simulation result of the conventional SP4 T switch and SP4 T switch of the 1st example. FET used for simulation is Vth=-2.5V, and both Wg(s) of through [ FET ] and Shunt FET set 1200 micrometers and a control electrical potential difference to 0/-4.5V.

[0062]

[Table 1]

	入力端子側リターンロス (d B)	挿入損失(d B)
従来例	-8.8	1. 0
第1実施例	-12.9	0. 9

[0063] As shown in (Table 1), in the conventional example, the insertion loss whose return loss which was -8.8dB was 1.0dB at -12.9dB is improving to 0.9dB, respectively.

[0064] Although the 1st example was SP4 T switch, the improvement effect of I/0 return loss and an insertion loss becomes high, so that n is large in a SPnT switch.

[0065] It explains referring to drawing 3 and drawing 4 (a), and (b) about SP8 T switch concerning the 2nd example of this invention hereafter.

[0066] Drawing 3 shows the circuit diagram of SP8 T switch concerning the 2nd example, and sets it to drawing 3. 201 202, ...., 208 A SPST

switch and 21 Input terminal, 221 222, ...., 228 An output terminal and 231 SPST switch 201-204 Through [ which was connected common to an input side / FET ] 232 SPST switch 205-208 Through [ which was connected common to an input side / FET ] 241 Through [ FET / 231 ] Bias resistance connected to the gate, 242 Through [ FET / 232 ] Bias resistance connected to the gate, 251 Through [ FET / 231 ] The control electrical-potential-difference terminal and 252 which impress the bias voltage for ON-OFF Through [ FET / 232 ] It is the control electricalpotential-difference terminal which impresses the bias voltage for ON-OFF. Since circuit actuation of SP8 T switch concerning the 2nd example is the same as that of the 1st example, explanation is omitted. [0067] It sets to SP8 T switch concerning the 2nd example, and drawing 4 (a) is an input terminal 21 and an output terminal 221. An equal circuit in case between is ON is shown, and drawing 4 (b) shows the equal circuit at the time of assuming that the ON resistance Ron of FET is Oohm.

[0068] it is shown in drawing 4 (b) -- as -- an input terminal 21 and output terminal 221 the capacity which consists of FET of the OFF condition connected in between -- 4.8xCoff it is. Since the capacity between an input terminal and an output terminal is nxCoff, i.e., 8xCoff, in the conventional SP8 T switch, in the 2nd example, it turns out that the capacity of FET is decreasing to about 60%.

[0069] In addition, the aforementioned thing is the same even when the input terminal 21 is connected to which output terminal 22.

[0070] (Table 2) shows the comparison of the simulation result of the conventional SP8 T switch and SP8 T switch of the 2nd example. FET used for simulation is the same as that of the 1st example.
[0071]

[Table 2]

	入力端子側リターンロス (d B)	挿入損失(d B)
従来例	<b>-4.</b> 1	2. 6
第2実施例	-8. 1	1. 5

[0072] As shown in (Table 2), in the conventional example, the insertion loss whose return loss which was -4.1dB was 2.6dB at -8.1dB is improving to 1.5dB, respectively.

[0073] It explains referring to drawing 5 and drawing 6 (a), and (b) about SP8 T switch concerning the 3rd example of this invention hereafter.

[0074] The circuit diagram of SP8 T switch concerning the 3rd example is

shown, it sets to drawing 5, and drawing 5 is 301, and 302, ...., 308. A SPST switch and 31 are an input terminal, 321, and 322, ..., 328. An output terminal and 361 SPST switch 301-304 The SPST switch connected common to an input side, and 362 SPST switch 305-308 It is the SPST switch connected common to an input side.

[0075] Hereafter, circuit actuation of SP8 T switch concerning the 3rd example is explained.

[0076] For example, an input terminal 31 and an output terminal 321 The case where between is turned ON is considered. In this case, SPST switch 301 SPST switch 361 It sets to ON and is other SPST switch 302-308. And 362 It sets to OFF.

[0077] It sets to SP8 T switch concerning the 3rd example, and drawing 6 (a) is an input terminal 31 and an output terminal 321. An equal circuit in case between is 0N is shown, and drawing 6 (b) shows the equal circuit at the time of assuming that the 0N resistance Ron of FET is 0ohm.

[0078] it is shown in drawing 6 (c) -- as -- an input terminal 31 and output terminal 321 the capacity which consists of FET of the OFF condition connected in between -- 6xCoff it is . the conventional SP8 T switch -- setting -- the capacity of FET between an input terminal and an output terminal -- nxCoff, i.e., 8xCoff, it is -- since -- in the 3rd example, it turns out that the capacity of FET is decreasing to about 75%.

[0079] In addition, the aforementioned thing is the same even when the input terminal 31 is connected to which output terminal.

[0080] (Table 3) shows the comparison of the simulation result of the conventional SP8 T switch and SP8 T switch of the 3rd example. FET used for simulation is the same [the table 3] as the case of the 1st example.

	入力端子側リターンロス(d B)	挿入損失(d B)
従来例	<b>-4.</b> 1	2. 6
第3実施例	-6. 5	2. 0

[0081] As shown in (Table 3), in the conventional example, the insertion loss whose return loss which was -4.1dB was 2.6dB at -6.5dB is improving to 2.0dB, respectively. This shows that the same improvement effect is acquired even if it changes into a SPST switch through [ which is connected to an input terminal / FET ] in SP8 T switch.

[0082] It explains referring to drawing 7 and drawing 8 (a), and (b) about SP8 T switch concerning the 4th example of this invention hereafter.

[0083] Drawing 7 shows the circuit diagram of SP8 T switch concerning the 4th example, and sets it to drawing 7. 401 402, ...., 408 A SPST switch and 41 Input terminal, 421 422, ...., 428 An output terminal and 431 SPST switch 401 and 402 Through [ which was connected common to an input side / FET ] 432 SPST switch 403 and 404 Through [ which was connected common to an input side / FET ] 433 SPST switch 405 and 406 Through [ which was connected common to an input side / FET ] 434 SPST switch 407 and 408 Through [ which was connected common to an input side / FET ] 441 Through [ FET / 431 ] Bias resistance connected to the gate, 442 Through [ FET / 432 ] Bias resistance connected to the gate, 443Through [ FET / 433 ] Bias resistance connected to the gate, 444 Through [ FET / 434 ] Bias resistance connected to the gate, 451 Through [ FET / 431 The control electrical-potential-difference terminal which impresses the bias voltage for ON-OFF, 452 Through [ FET / 432 ] The control electrical-potential-difference terminal which impresses the bias voltage for ON-OFF, 453 Through [ FET / 433 ] The control electrical-potential-difference terminal which impresses the bias voltage for ON-OFF, 454 Through [ FET / 434 ] The control electricalpotential-difference terminal which impresses the bias voltage for ON-OFF, 471 Through [ FET / 43 ] <SUB> 1 And 432 Through [ which was connected common to an input side / FET ] 472 Through [ FET / 433 ] And 434 Through [ which was connected common to an input side / FET ] 481 Through [ FET / 471 ] Bias resistance connected to the gate, 482 Through [ FET / 472 ] Bias resistance connected to the gate, 491 Through [ FET / 471 ] The control electrical-potential-difference terminal and 492 which impress the bias voltage for ON-OFF Through [ FET / 472 ] It is the control electrical-potential-difference terminal which impresses the bias voltage for ON-OFF.

[0084] Hereafter, circuit actuation of SP8 T switch concerning the 4th example is explained.

[0085] For example, an input terminal 41 and an output terminal 421 The case where between is turned 0N is considered. In this case, through [FET / 431] And 471 It is the control electrical-potential-difference terminal 451 so that it may be turned on. And 491 0V are impressed and they are through [other / FET / 432-434]. And 472 It is the control electrical-potential-difference terminal 452-454 so that it may be turned off. And 492 The electrical potential difference below Vth is impressed. Moreover, SPST switch 401 It sets to 0N and is other SPST switch 402-408. It sets to 0FF.

[0086] It sets to SP8 T switch concerning the 4th example, and drawing 8 (a) is an input terminal 41 and an output terminal 421. An equal circuit

in case between is 0N is shown, and drawing 8 (b) shows the equal circuit at the time of assuming that the 0N resistance Ron of FET is 00hm.

[0087] it is shown in drawing 8 (b) -- as -- an input terminal 41 and output terminal 421 the capacity which consists of FET of the OFF condition connected in between -- 3.47xCoff it is. the conventional SP8 T switch -- setting -- the capacity between an input terminal and an output terminal -- nxCoff, i.e., 8xCoff, it is -- since -- in the 4th example, it turns out that the capacity of FET is decreasing to about 43%.

[0088] In addition, the aforementioned thing is the same even when the input terminal 41 is connected to which output terminal.

[0089] (Table 4) shows the comparison of the simulation result of the conventional SP8 T switch and SP8 T switch of the 4th example. FET used for simulation is the same [the table 4] as the case of the 1st example.

	入力端子側リターンロス(d B)	挿入損失(dB)
従来例	-4. 1	2. 6
第4実施例	-11.9	1, 4

[0090] As shown in (Table 4), in the conventional example, the insertion loss whose return loss which was -4.1dB was 2.6dB at -11.9dB is improving to 1.4dB, respectively. This shows that capacity of FET of the OFF condition connected between an input terminal and an output terminal by circuitry like the 4th example is made to min in SP8 T switch.

[0091] In said 1st [ the ] - the 4th example, although the 1 input multi-output switch was explained, each following example is the multi-input 1 output switch (a nPST switch is called hereafter.) on which the SPST switch was connected to juxtaposition.

[0092] Although a nPST switch can be constituted by replacing the input and output of a SPnT switch, the shunt FET of the SPST switch which is in an OFF condition only by changing will make the input terminal of an OFF condition short-circuit. Then, the following circuitry is taken in the nPST switch in this invention.

[0093] It explains referring to drawing 9 and drawing 10 (a), and (b) about 4PST switch concerning the 5th example of this invention hereafter. [0094] Drawing 9 shows the circuit diagram of 4PST switch concerning the 5th example, and sets it to drawing 9. 501, 502, 503, and 504 A SPST switch, 511, 512, 513, and 514 Input terminal, 52 is an output terminal and 531. SPST switch 501 Through [ which was connected to the output side / FET ] 532 SPST switch 502 Through [ which was connected to the

output side / FET ] 533 SPST switch 503 Through [ which was connected to the output side / FET ] 534 SPST switch 504 Through [ which was connected to the output side / FET ] 541 Bias resistance connected to the gate through [ FET / 531 ], 542 Through [ FET / 532 ] Bias resistance connected to the gate, 543 Through [ FET / 533 ] Bias resistance connected to the gate, 544 Through [ FET / 534 ] Bias resistance connected to the gate, 551 Through [ FET / 531 ] The control electrical-potential-difference terminal which impresses the bias voltage for ON-OFF, 552 Through [ FET / 532 ] The control electrical-potential-difference terminal which impresses the bias voltage for ON-OFF, 553 Through [ FET / 533 ] The control electrical-potential-difference terminal and 554 which impress the bias voltage for ON-OFF Through [ FET / 534 ] It is the control electrical-potential-difference terminal which impresses the bias voltage for ON-OFF. [0095] Hereafter, circuit actuation of 4PST switch concerning the 5th

[0095] Hereafter, circuit actuation of 4PST switch concerning the 5th example is explained.

[0096] For example, input terminal 511 The case where between output terminals 52 is turned ON is considered. In this case, through [FET / 531] It is the control electrical-potential-difference terminal 551 so that it may be turned on. OV are impressed and they are through [other / FET / 532-534]. It is the control electrical-potential-difference terminal 552-554 so that it may be turned off. The electrical potential difference below Vth is impressed. Moreover, SPST switch 501 It turns ON and other SPST switch 502-504 is set to OFF.

[0097] Here, it is through [FET / 531-534]. A role is explained. [0098] Drawing 10 (a) is an equal circuit in case between an input terminal 511 and output terminals 52 is 0N in 4PST switch concerning the 5th example. Input terminal 512-514 which is 0FF as shown in drawing 10 (a) It turns out that it is opened and above-mentioned un-arranging is canceled. Namely, through [FET / 531-534] The role which prevents the input terminal which is 0FF becoming short is played.

[0099] Drawing 10 (b) shows the equal circuit at the time of assuming that the ON resistance Ron of FET is Oohm. In this case, input terminal 511 It is capacity 4xCoff like SP4 T switch between output terminals 52. It is possible that it connects with juxtaposition. moreover, the capacity which is generally connected to juxtaposition between an input terminal and an output terminal in the case of a nPST switch -- nxCoff it is -- things are understood.

[0100] In addition, the aforementioned thing is the same even when which input terminal is connected to the output terminal 52.

[0101] It explains referring to drawing 11 and drawing 12 (a), and (b)

about 4PST switch concerning the 6th example of this invention hereafter. [0102] Drawing 11 shows the circuit diagram of 4PST switch concerning the 6th example, and sets it to drawing 11. 601, 602, 603, and 604 A SPST switch, 611, 612,613, and 614 Input terminal, 62 is an output terminal and 631. SPST switch 601 Through [ which was connected to the output side / FET ] 632 SPST switch 602 Through [ which was connected to the output side / FET ] 633 SPST switch 603 Through [ which was connected to the output side / FET ] 634 SPST switch 604 Through [ which was connected to the output side / FET ] 641 Through [ FET / 631 ] Bias resistance connected to the gate, 642 Through [ FET / 632 ] Bias resistance connected to the gate, 643 Through [ FET / 633 ] Bias resistance connected to the gate, 644 Through [ FET / 634 ] Bias resistance connected to the gate, 651 Through [ FET / 631 ] The control electrical-potential-difference terminal which impresses the bias voltage for ON-OFF, 652 Through [ FET / 632 ] The control electricalpotential-difference terminal which impresses the bias voltage for ON-OFF, 653 Through [ FET / 633 ] The control electrical-potentialdifference terminal which impresses the bias voltage for ON-OFF, 654 Through [ FET / 634 ] The control electrical-potential-difference terminal which impresses the bias voltage for ON-OFF, 671 Through [ FET / 631 ] And through [ FET / 632 ] Through [ which was connected common to an output side / FET ] 672 Through [ FET / 633 ] And through [ FET / 634 ] Through [ which was connected common to an output side / FET ] 681 Through [ FET / 671 ] Bias resistance connected to the gate, 682 Through [ FET / 672 ] Bias resistance connected to the gate, 691 Through [ FET / 671 The control electrical-potential-difference terminal and 692 which impress the bias voltage for ON-OFF Through [ FET / 672 ] It is the control electrical-potential-difference terminal which impresses the bias voltage for ON-OFF.

[0103] Hereafter, circuit actuation of 4PST switch concerning the 6th example is explained. For example, input terminal 611 The case where between output terminals 62 is turned 0N is considered. In this case, through [FET / 631] And 671 It is the control electrical-potential-difference terminal 651 so that it may be turned on. And 691 The electrical potential difference of 0V is impressed and they are through [other / FET / 632-634]. And 672 It is the control electrical-potential-difference terminal 652-654 so that it may be turned off. And 692 The electrical potential difference below Vth is impressed. Moreover, SPST switch 601 It turns 0N and is other SPST switch 602-604. It sets to 0FF.

[0104] Drawing 12 (a) shows an equal circuit in case between an input

terminal 611 and output terminals 62 is 0N in 4PST switch concerning the 6th example, and drawing 12 (b) shows the equal circuit at the time of assuming that the 0N resistance Ron of FET is 0ohm. In this case, input terminal 611 It is capacity 2.66xCoff like SP4 T switch between output terminals 62. It is possible that it connects with juxtaposition, and is 4xCoff of the 5th example. It compares and is decreasing to about 67%. Thus, it turns out that the completely same effectiveness as the case of a SPnT switch is acquired also in a nPST switch.

[0105] In addition, the aforementioned thing is the same even when which input terminal is connected to the output terminal 62.

[0106] (Table 5) shows the comparison of the simulation result of 4PST switch of the 5th example, and 4PST switch of the 6th example. FET used for simulation is the same as that of the case of the 1st example.

[0107]

[Table 5]

	出力端子側リターンロス(d B)	挿入損失(dB)
第5実施例	-8. 9	1. 3
第6実施例	-13.1	1. 2

[0108] As shown in (Table 5), the insertion loss whose return loss which was -8.9dB in the 5th example was 1.3dB in the 5th example in the 6th example at -13.1dB is improving to 1.2dB in the 6th example, respectively.

[0109] In addition, in the 5th and 6th examples, although the output side switch connected to the output side the SPST switch connected to the serial and through [FET] was through [FET], even if it replaces with through [FET] and uses a SPST switch, the same effectiveness is acquired.

[0110] It explains referring to drawing 13 about SP3 T switch concerning the 7th example of this invention hereafter.

[0111] The circuit diagram of SP3 T switch concerning the 7th example is shown, it sets to drawing 13, and drawing 13 is 901, 902, and 903. A SPST switch and 91 are an input terminal, 921, 922, and 923. An output terminal, 931, 932, and 933 Each output terminal 921, 922, and 923 It is the connected load resistance.

[0112] Drawing 14 shows the return loss by the side of the input terminal when changing the gate width Wg of SP3 T switch concerning the 7th example through [ FET ], and an output terminal, and drawing 15 shows the insertion loss when changing the gate width Wg through [ said / FET ]. The threshold electrical potential difference Vth through

[ FET ] used for simulation is -2.5V, and the control electrical potential difference Vc is 0/-5.0V. At this time, gate width Wg of Shunt FET was considered as immobilization at 1200 micrometers.

[0113] Drawing 14 shows that return loss improves, so that the gate width Wg through [FET] becomes small. Moreover, when an insertion loss serves as min at the time of gate width Wg=800micrometer through [FET] and gate width Wg becomes smaller than 800 micrometers from drawing 15, it turns out that an insertion loss increases conversely. This is because ON resistance through [FET] becomes high, and can tell the gate width Wg through [FET] that an optimum value exists.

[0114] (Table 6) shows the comparison of the simulation result of the conventional SP3 T switch and SP3 T switch of the 7th example.
[0115]

[Table 6]

	スルーFET Wg(μm)	入力端子側リターンロス (dB)	挿入損失 (d B)
従来例	1200	<b>−11.2</b>	0. 75
第7実施例	800	-13.5	0.70

[0116] At the time of gate width Wg=1200micrometer through [FET], as shown in (Table 6), although return loss was -11.2dB and the insertion loss was 0.75dB, by making it gate width Wg=800micrometer through [FET], return loss is improved by -13.5dB and the insertion loss is improved by 0.70dB, respectively.

[0117] It explains referring to drawing 16 about SP8 T switch concerning the 8th example of this invention hereafter.

[0118] The circuit diagram of SP8 T switch concerning the 8th example is shown, it sets to drawing 16, and drawing 16 is 901, 902, ....908. A SPST switch and 91 are an input terminal, 921, 922, ...928. An output terminal, 931, 932, ...938 Each output terminal 921, 922, ...928 It is the connected load resistance.

[0119] Drawing 17 shows the return loss by the side of the input terminal when changing the gate width Wg of SP8 T switch concerning the 8th example through [ FET ], and an output terminal, and drawing 18 shows the insertion loss when changing the gate width Wg through [ said / FET ]. The threshold electrical potential difference Vth through [ FET ] used for simulation is -2.5V, and the control electrical potential difference Vc is 0/-5.0V. At this time, gate width Wg of Shunt FET was considered as immobilization at 1200 micrometers.

[0120] It turns out that return loss improves, so that the gate width Wg through [FET] becomes small also in SP8 T switch from drawing 17.

Moreover, when an insertion loss serves as min at the time of gate width Wg=400micrometer through [FET] and gate width Wg becomes smaller than 400 micrometers from drawing 18, it turns out that an insertion loss increases conversely. This is because ON resistance through [FET] becomes high, and can tell the gate width Wg through [FET] that an optimum value exists.

[0121] (Table 7) shows the comparison of the simulation result of the conventional SP8 T switch and SP8 T switch of the 8th example.
[0122]

[Table 7]

	スルーFET Wg(μm)	入力端子側リターンロス (dB)	挿入損失 (d B)
従来例	1200	-4. 2	2. 67
第8実施例	400	-10.2	1. 33

[0123] At the time of gate width Wg=1200micrometer through [FET], as shown in (Table 7), although return loss was -4.2dB and the insertion loss was 2.67dB, by making it gate width Wg=400micrometer through [FET], return loss is improved by -10.2dB and the insertion loss is greatly improved by 1.33dB, respectively.

[0124] In addition, although the 7th example was SP3T and the 8th example was SP8T, the return loss of an input side and an output side and the improvement effect of an insertion loss become high, so that n is large in SPnT.

[0125] Moreover, although the 7th and 8th examples were 1 input multioutput switches, also in a multi-input 1 output switch, the return loss and the insertion loss of an input side and an output side are improvable by making gate width through [FET] small. [0126]

[Effect of the Invention] According to the 1 input multi-output switch concerning invention of claim 1, since one input-side switch is connected to the input side of each unit switch in common, the synthetic capacity value of FET between an input terminal and an output terminal is nxCoff. Since it decreases, I/O return loss and an insertion loss can be raised.

[0127] According to the 1 input multi-output switch concerning invention of claim 2, since the 2nd one input-side switch is connected to the input side of the two 1st input-side switches in common, the synthetic capacity value of FET between an input terminal and an output terminal is nxCoff. Since it decreases still more greatly, I/O return loss and an insertion loss can be raised still more greatly.

[0128] Capacity Coff of FET which according to the 1 input multi-output switch concerning invention of claim 8 is in an OFF condition since gate width through [FET] is small Since the gate width of Shunt FET is large and isolation improves while being able to decrease, the I/O return loss and the insertion loss of a 1 input multi-output switch are improvable. In addition, when the number of through [FET] is three or more, the effectiveness of an improvement of I/O return loss and an insertion loss is demonstrated certainly.

[0129] Capacity Coff of FET which is in an OFF condition from increase of on resistance through [FET] when gate width through [FET] is 400-800 micrometers according to the 1 input multi-output switch concerning invention of claim 9 Since the effectiveness of reduction is large, an insertion loss can be reduced certainly.

[0130] Since according to the multi-input 1 output switch concerning invention of claim 10 through [ FET ] is connected to the output side of each unit switch, respectively and between each input terminal and output terminals used as OFF can be intercepted, the situation where each input terminal used as OFF becomes short can be prevented. [0131] According to the multi-input 1 output switch concerning invention of claim 11, since one output side switch is connected to the output side through [ each / FET ] in common, the synthetic capacity value of FET between an input terminal and an output terminal is nxCoff. Since it decreases, I/O return loss and an insertion loss can be raised. [0132] According to the multi-input 1 output switch concerning invention of claim 12, since the 2nd one output side switch is connected to the output side of the two 1st output side switches in common, the synthetic capacity value of FET between an input terminal and an output terminal is nxCoff. Since it decreases still more greatly, I/O return loss and an insertion loss can be raised still more greatly.

[0133] Capacity Coff of FET which according to the multi-input 1 output switch concerning invention of claim 18 is in an OFF condition since gate width through [FET] is small Since the gate width of Shunt FET is large and isolation improves while being able to decrease, the I/O return loss and the insertion loss of a multi-input 1 output switch are improvable. In addition, when the number of through [FET] is three or more, the effectiveness of an improvement of I/O return loss and an insertion loss is demonstrated certainly.

[0134] Capacity Coff of FET which is in an OFF condition from increase of on resistance through [FET] when gate width through [FET] is 400-800 micrometers according to the multi-input 1 output switch concerning

invention of claim 19 Since the effectiveness of reduction is large, an insertion loss can be reduced certainly.

[Translation done.]

\* NOTICES \*

# JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

### DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the circuit diagram of SP4 T switch concerning the 1st example of this invention.

[Drawing 2] (a) is an equal circuit in case between an input terminal and one output terminal is ON in SP4 T switch concerning the 1st example, and (b) is an equal circuit at the time of assuming that ON resistance of FET is Oohm.

[Drawing 3] It is the circuit diagram of SP8 T switch concerning the 2nd example of this invention.

[Drawing 4] (a) is an equal circuit in case between an input terminal and one output terminal is ON in SP8 T switch concerning the 2nd example, and (b) is an equal circuit at the time of assuming that ON resistance of FET is Oohm.

[Drawing 5] It is the circuit diagram of SP8 T switch concerning the 3rd example of this invention.

[Drawing 6] (a) is an equal circuit in case between an input terminal and one output terminal is ON in SP8 T switch concerning the 3rd example, and (b) is an equal circuit at the time of assuming that ON resistance of FET is Oohm.

[Drawing 7] It is the circuit diagram of SP8 T switch concerning the 4th example of this invention.

[Drawing 8] (a) is an equal circuit in case between an input terminal and one output terminal is ON in SP8 T switch concerning the 4th example, and (b) is an equal circuit at the time of assuming that ON resistance

of FET is Oohm.

[Drawing 9] It is the circuit diagram of 4PST switch concerning the 5th example of this invention.

[Drawing 10] (a) is an equal circuit in case between one input terminal and output terminal is ON in 4PST switch concerning the 5th example, and (b) is an equal circuit at the time of assuming that ON resistance of FET is Oohm.

[Drawing 11] It is the circuit diagram of 4PST switch concerning the 6th example of this invention.

[Drawing 12] (a) is an equal circuit in case between one input terminal and output terminal is ON in 4PST switch concerning the 6th example, and (b) is an equal circuit at the time of assuming that ON resistance of FET is Oohm.

[Drawing 13] It is the circuit diagram of SP3 T switch concerning the 7th example of this invention.

[Drawing 14] It is drawing showing relation with the return loss by the side of the gate width Wg of SP3 T switch concerning the 7th example through [FET], an input terminal, and an output terminal.

[Drawing 15] It is drawing showing the relation of the gate width Wg of SP3 T switch through [FET] and the insertion loss concerning the 7th example.

[Drawing 16] It is the circuit diagram of SP8 T switch concerning the 8th example of this invention.

[Drawing 17] It is drawing showing relation with the return loss by the side of the gate width Wg of SP8 T switch concerning the 8th example through [FET], an input terminal, and an output terminal.

[Drawing 18] It is drawing showing the relation of the gate width Wg of SP8 T switch through [FET] and the insertion loss concerning the 8th example.

[Drawing 19] (a) is the circuit diagram of the SPST switch used for each example of the former and this invention, (b) is an equal circuit which shows the condition that said SPST switch serves as ON, and (c) is an equal circuit which shows the condition that said SPST switch serves as OFF.

[Drawing 20] (a) is the circuit diagram showing a simple substance FET, (b) is an equal circuit in case said simple substance FET is in ON condition, and (c) is an equal circuit in case said simple substance FET is in an OFF condition.

[Drawing 21] (a) is an equal circuit in case said SPST switch is in ON condition, and (b) is an equal circuit in case said SPST is in an OFF condition.

[Drawing 22] It is the circuit diagram of the conventional SPnT switch. [Drawing 23] (a) is an equal circuit in case between an input terminal and one output terminal is ON in the conventional SPnT switch, and (b) is an equal circuit at the time of assuming that ON resistance of FET is Oohm.

[Drawing 24] It is the circuit diagram of the conventional nPST switch. [Drawing 25] (a) is an equal circuit in case between one input terminal and output terminal is ON in the conventional nPST switch, and (b) is an equal circuit at the time of assuming that ON resistance of FET is Oohm. [Drawing 26] It is drawing showing the relation of the gate width through [ FET ] and the insertion loss in the conventional SPST switch. [Drawing 27] It is drawing showing relation with the gate width of Shunt FET, the insertion loss, and isolation in the conventional SPST switch. [Drawing 28] It is the Smith chart which shows the value of the return loss seen from the input terminal in the conventional SPnT switch.

[Description of Notations]

- 101 102, 103, 104 SPST Switch
- 11 Input Terminal
- 121 122, 123, 124 Output Terminal
- 131 132 Through [ FET ]
- 141 142 Bias Resistance
- 151 152 Control Electrical-Potential-Difference Terminal
- 201 202, ...., 208 SPST Switch
- 21 Input Terminal
- 221 222, ...., 228 Output Terminal
- 231 232 Through [ FET ]
- 241 242 Bias Resistance
- 251 252 Control Electrical-Potential-Difference Terminal
- 301 302, ...., 308 SPST Switch
- 31 Input Terminal
- 321 322, ..., 328 Output Terminal
- 361 362 SPST Switch
- 401 402, ...., 408 SPST Switch
- 41 Input Terminal
- 421 422, ..., 428 Output Terminal
- 431 432, 433, 434 Through [ FET ]
- 441 442, 443, 444 Bias Resistance
- 451 452, 453, 454 Control Electrical-Potential-Difference Terminal
- 471 472 Through [ FET ]
- 481 482 Bias Resistance
- 491 492 Control Electrical-Potential-Difference Terminal

```
501 502, 503, 504 SPST Switch
511 512, 513, 514 Input Terminal
52 Output Terminal
531 532, 533, 534 Through [ FET ]
541 542, 543, 544 Bias Resistance
551 552, 553, 554 Control Electrical-Potential-Difference Terminal
601 602, 603, 604 SPST Switch
611 612, 613, 614 Input Terminal
62 Output Terminal
631 632, 633, 634 Through [ FET ]
641 642, 643, 644 Bias Resistance
651 652, 653, 654 Control Electrical-Potential-Difference Terminal
671 672 Through [ FET ]
681 682 Bias Resistance
691 692 Control Electrical-Potential-Difference Terminal
901 902, 903, .... 908 SPST Switch
91 Input Terminal
921 922, 923, .... 928 Output Terminal
```

## [Translation done.]

### \* NOTICES \*

# JPO and NCIPI are not responsible for any damages caused by the use of this translation.


931 932, 933, .... 938 Load Resistance


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. \*\*\*\* shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DRAWINGS	


# [Drawing 1] 13<sub>1</sub>(スル-FET) 10<sub>1</sub>(SPSTスイッチ) 10<sub>2</sub>(SPSTスイッチ) 10<sub>2</sub>(SPSTスイッチ) 10<sub>3</sub>(SPSTスイッチ) 15<sub>1</sub>(コントロール電圧端子) 10<sub>3</sub>(SPSTスイッチ) 13<sub>2</sub>(スリレ-FET) 10<sub>4</sub>(SPSTスイッチ) 10<sub>4</sub>(SPSTスイッチ) 10<sub>4</sub>(SPSTスイッチ) 10<sub>4</sub>(SPSTスイッチ) 10<sub>4</sub>(SPSTスイッチ)


152(コントロール電圧端子)







[Drawing 3]







[Drawing 4]









[Drawing 6]







[Drawing 8]










[Drawing 9]






[Drawing 10]










[Drawing 14]


# 入力端子リターンロス□出力端子リターンロス









[Drawing 16]








• 入力端子リターンロス



















[Drawing 20]















[Drawing 23]




[Drawing 25]









[Drawing 27]







[Translation done.]

## (19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-223021

(43)公開日 平成8年(1996)8月30日

(51) Int.Cl.<sup>6</sup> 識別記号 庁内整理番号 FΙ 技術表示箇所

H 0 3 K 17/693 9184-5K H 0 3 K 17/693 Α 17/00 9184-5K 17/00 Ε

審査請求 未請求 請求項の数19 OL (全 21 頁)

(21)出願番号 特願平7-64036 (71)出願人 000005821

松下電器産業株式会社 (22)出願日 平成7年(1995)3月23日 大阪府門真市大字門真1006番地

(72)発明者 山本 真司

(31)優先権主張番号 特願平6-312998

大阪府門真市大字門真1006番地 松下電器 (32)優先日 平6(1994)12月16日

産業株式会社内

(33)優先権主張国 日本(JP) (72)発明者 藤本 和久

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 前田 弘 (外2名)

#### (54) 【発明の名称】 1入力多出力スイッチ及び多入力1出力スイッチ

#### (57)【要約】

1入力多出力スイッチにおいて入出力端子間 に並列に接続されるOFF状態のFETからなる容量を 低減することにより、入出力リターンロス及び挿入損失 を向上させる。

4つの出力端子121~124 にはそれぞれ 【構成】 SPSTスイッチ101 ~104 が接続されている。SPSTスイッチ10: 及び102 の入力側にはスルーF ET131 が共通に接続されている。SPSTスイッチ 103 及び104 の入力側にはスルーFET132 が共 通に接続されている。スルーFET13: 及びスルーF ET132 の入力側は入力端子11に接続されている。



#### 【特許請求の範囲】

【請求項1】 信号が入力される1つの入力端子と、 信号が出力される複数の出力端子と、

入力側を共通にして並列に接続された複数の単位スイッ チよりなる単位スイッチ群と、

前記単位スイッチ群を構成する各単位スイッチの入力側 に共通に接続された1つの入力側スイッチとを備え、

前記単位スイッチ群を構成する各単位スイッチの出力側 に前記出力端子が共通に接続され、

前記入力側スイッチの入力側に前記入力端子が接続され 10 ていることを特徴とする1入力多出力スイッチ。

【請求項2】 信号が入力される1つの入力端子と、 信号が出力される複数の出力端子と、

入力側を共通にして並列に接続された複数の単位スイッ チよりなる複数の単位スイッチ群と、

前記複数の単位スイッチ群のうちの1つの単位スイッチ 群を構成する各単位スイッチの入力側に共通に接続され た1つの第1入力側スイッチと、

前記複数の単位スイッチ群のうちの他の1つの単位スイ ッチ群を構成する各単位スイッチの入力側に共通に接続 20 された他の1つの第1入力側スイッチと、

前記2つの第1入力側スイッチの入力側に共通に接続さ れた1つの第2入力側スイッチとを備え、

前記複数の単位スイッチ群を構成する各単位スイッチの 出力側に前記出力端子がそれぞれ接続され、

前記第2入力側スイッチの入力側に前記入力端子が接続 されていることを特徴とする1入力多出力スイッチ。

【請求項3】 前記単位スイッチは、トランスファーゲ ートとして機能するスルーFETと該スルーFETと直 列に接続されたソース接地又はドレイン接地のシャント 30 FETとからなるSPSTスイッチであることを特徴と する請求項1又は2に記載の1入力多出力スイッチ。

【請求項4】 前記入力側スイッチは、トランスファー ゲートとして機能するスルーFETであることを特徴と する請求項1に記載の1入力多出力スイッチ。

前記入力側スイッチは、トランスファー 【請求項5】 ゲートとして機能するスルーFETと該スルーFETと 直列に接続されたソース接地又はドレイン接地のシャン トFETとからなるSPSTスイッチであることを特徴 とする請求項1に記載の1入力多出力スイッチ。

【請求項6】 前記第1入力側スイッチは、トランスフ ァーゲートとして機能するスルーFETであることを特 徴とする請求項2に記載の1入力多出力スイッチ。

前記第2入力側スイッチは、トランスフ ァーゲートとして機能するスルーFETであることを特 徴とする請求項2に記載の1入力多出力スイッチ。

【請求項8】 信号が入力される1つの入力端子と、 信号が出力される3つ以上の出力端子と、

トランスファーゲートとして機能するスルーFETと該

ン接地のシャントFETとからなり、入力側が前記入力 端子に共通に接続され且つ出力側が前記3つ以上の出力 端子にそれぞれ接続された3つ以上のSPSTスイッチ とを備えた1入力多出力スイッチにおいて、

2

前記スルーFETのゲート幅は前記シャントFETのゲ ート幅よりも小さいことを特徴とする1入力多出力スイ ッチ。

【請求項9】 前記スルーFETのゲート幅は400~ 800μmであることを特徴とする請求項8に記載の1 入力多出力スイッチ。

【請求項10】 信号が入力される複数の入力端子と、 信号が出力される1つの出力端子と、

前記複数の入力端子にそれぞれ接続された複数の単位ス イッチと、

前記複数の単位スイッチの出力側にそれぞれ接続され、 トランスファーゲートとして機能する複数のスルーFE Tとを備え、

前記複数のスルーFETの各出力側に前記出力端子が共 通に接続されていることを特徴とする多入力1出力スイ ッチ。

【請求項11】 信号が入力される複数の入力端子と、 信号が出力される1つの出力端子と、

前記複数の入力端子にそれぞれ接続された複数の単位ス イッチと、

前記複数の単位スイッチの出力側にそれぞれ接続され、 トランスファーゲートとして機能する複数のスルーFE TよりなるスルーFET群と、

前記スルーFET群を構成する各スルーFETの出力側 に共通に接続された1つの出力側スイッチとを備え、

前記出力側スイッチの出力側に前記出力端子が接続され ていることを特徴とする多入力1出力スイッチ。

【請求項12】 信号が入力される複数の入力端子と、 信号が出力される1つの出力端子と、

前記複数の入力端子にそれぞれ接続された複数の単位ス イッチと、

前記複数の単位スイッチの出力側にそれぞれ接続され、 トランスファーゲートとして機能する複数のスルーFE Tよりなる複数のスルーFET群と、

前記複数のスルーFET群のうちの1つのスルーFET 群を構成する各スルーFETの出力側に共通に接続され 40 た1つの第1出力側スイッチと、

前記複数のスルーFET群のうちの他の1つのスルーF ET群を構成する各スルーFETの出力側に共通に接続 された他の1つの第1出力側スイッチと、

前記2つの第1出力側スイッチの出力側に共通に接続さ れた第2出力側スイッチとを備え、

前記第2出力側スイッチの出力側に前記出力端子が接続 されていることを特徴とする多入力1出力スイッチ。

【請求項13】 前記単位スイッチは、トランスファー スルーFETと直列に接続されたソース接地又はドレイ 50 ゲートとして機能するスルーFETと該スルーFETと

直列に接続されたソース接地又はドレイン接地のシャン トFETとからなるSPSTスイッチであることを特徴 とする請求項10~12のいずれか1項に記載の多入力 1出力スイッチ。

【請求項14】 前記出力側スイッチは、トランスファ ーゲートとして機能するスルーFETであることを特徴 とする請求項11に記載の多入力1出力スイッチ。

【請求項15】 前記出力側スイッチは、トランスファ ーゲートとして機能するスルーFETと該スルーFET と直列に接続されたソース接地又はドレイン接地のシャ ントFETとからなるSPSTスイッチであることを特 徴とする請求項11に記載の多入力1出力スイッチ。

【請求項16】 前記第1出力側スイッチは、トランス ファーゲートとして機能するスルーFETであることを 特徴とする請求項12に記載の多入力1出力スイッチ。

【請求項17】 前記第2出力側スイッチは、トランス ファーゲートとして機能するスルーFETであることを 特徴とする請求項12に記載の多入力1出力スイッチ。

【請求項18】 信号が入力される3つ以上の入力端子 と、

信号が出力される1つの出力端子と、

トランスファーゲートとして機能するスルーFETと該 スルーFETと直列に接続されたソース接地又はドレイ ン接地のシャントFETとからなり、入力側が前記3つ 以上の入力端子にそれぞれ接続され且つ出力側が前記出 力端子に共通に接続された3つ以上のSPSTスイッチ とを備えた多入力1出力スイッチにおいて、

前記スルーFETのゲート幅は前記シャントFETのゲ ート幅よりも小さいことを特徴とする多入力1出力スイ ッチ。

【請求項19】 前記スルーFETのゲート幅は400 ~800 µmであることを特徴とする請求項18に記載 の多入力1出力スイッチ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はFETが並列に接続され た1入力多出力スイッチ及び多入力1出力スイッチに関 するものである。

[0002]

【従来の技術】近年、携帯電話等の普及に伴い、GaA 40 s MESFETを用いた1入力多出力スイッチの需要 が拡大している。この1入力多出力スイッチは低消費電 力及び低損失が特徴であり、特に1入力2出力スイッチ すなわちSPDT (Single Pole Double Throw) スイッ チは携帯機器用のアンテナスイッチとして多用されてい る。

【0003】今後は、一層の多出力化が予想され、1入 カn 出力スイッチ  $(n=3, 4, \cdots)$  (以下、SP n Tスイッチと称する) の需要が増大すると考えられ る。

【0004】SPnTスイッチについて説明する前に、 このスイッチの基本となるSPST (Single Pole Sing

4

le Throw) スイッチについて説明する。

【0005】図19 (a) はSPSTスイッチ70の回 路図を示しており、図19 (a) において、71は信号 が入力される入力端子、72は信号が出力される出力端 子であって、入力端子71と出力端子72との間にはス ルーFET73及びシャントFET74が接続されてい る。スルーFET73はトランスファーゲートであり、 シャントFET74は入力端子71と出力端子72との 間のアイソレーション向上のために設けられている。ま た、ゲートへのリーク電流を阻止のために、数kΩの第 1のバイアス抵抗75がスルーFET73のゲートに直 列に接続され、数 k Ωの第2のバイアス抵抗76がシャ ントFET74のゲートに直列に接続されている。第1 のコントロール電圧端子77はスルーFET73をON ・OFFするためにバイアス電圧を印加する端子であ り、第2のコントロール電圧端子78はシャントFET 74をON・OFFするためにバイアス電圧を印加する 20 端子である。

【0006】今、FETがデプレッション型であり、し きい値がVthであるとする。FETのゲート・ソース 間に印加する電圧: Vgsが0Vの場合にはFETはO N状態となり、VgsがVth以下の場合にはFETは OFF状態となる。従って、第1のコントロール電圧端 子77に電圧:Vc1=0Vが印加され、第2のコント ロール電圧端子78に電圧:Vc2≦Vthが印加され る場合、スルーFET73はON状態、シャントFET 74はOFF状態となり、図19(b)に示すようにS PSTスイッチ70はONとなる。逆に、Vc1≦Vt h、Vc2=0Vとした場合、スルーFET73はOF F状態、シャントFET74はON状態となり、図19 (c) に示すようにSPSTスイッチ70はOFFとな る。シャントFET74は、SPSTスイッチ70がO FFのときには、出力端子72をGNDに接続して、入 力端子71と出力端子72との間のアイソレーションを 向上させる。

【0007】図20(a)~(c)は単体のFET81 がON状態又はOFF状態のときの近似的な高周波等価 回路を示している。図20(a)~(c)において、8 2はドレイン、83がソース、84はゲートである。F ET81のVgsが0V、即ちFET81がON状態の ときには、図20(b)に示すようにFET81は近似 的に抵抗と考えることができる。ゲート幅Wg=120 0 μmのFETを想定した場合、該FETの抵抗R。<sub>n</sub>= 3Ω程度である。また、FET81のVgsがVth以 下、即ちOFF状態のときには、図20(c)に示すよ うにFET81は近似的に容量と考えることができる。 ゲート幅Wg=1200 $\mu$ mのFETを想定した場合、 50 該FETの容量Corr = 0.3 pF程度である。従っ

て、SPSTスイッチ70がONのときの等価回路は図 21 (a) のように、SPSTスイッチ70がOFFの ときの等価回路は図21(b)のようにそれぞれ書き換 えることができる。

【0008】次に、1入力n出力スイッチ即ちSPnT スイッチについて説明する。

【0009】図22は従来のSPnTスイッチの回路図 を示している。通常、SPnTスイッチを構成する場 合、図19に示したSPSTスイッチ70を入力端子7 1にn個並列に接続する。図22において、701 ,7 02, …, 70 はSPSTスイッチ、71は入力端 子、721,722,……,721は出力端子、8 01,802, ……,80 は負荷抵抗である。

【0010】ところで、SPnTスイッチは常にどれか 1つのSPSTスイッチがONであって、入力端子71 は常にどれか1つの出力端子に接続されている。図23 (a)は、入力端子71と出力端子72』との間のSP STスイッチ701 がON、それ以外のSPSTスイッ チ $70_2$ ~ $70_s$  がOFFである場合の等価回路を示し ている。今、簡略化のためにFETのON抵抗R。』が0 Ωであると仮定する。この場合、入力端子71と出力端 子721 との間には、OFF状態であるFETからなる 容量n×C。」、が並列に接続されていると考えることが できる。この状態の等価回路を図23(b)に示す。

【0011】図23(b)に示す回路において、入力端 子71からみたリターンロスをスミスチャートを使って 求める。入力端子71と出力端子721 との間に容量n ×C。」、が並列に接続されているため、インピーダンス の軌跡は等コンダクタンス円上を時計方向に動く。負荷 抵抗801 が50Ωであるとすると、スミスチャートの 30 中心から等コンダクタンス円上をn×Corr だけ時計方 向に回転したところが求めるリターンロスの値である。

【0012】次に、多入力1出力スイッチ即ちn入力1 出力スイッチ(以下、nPSTスイッチと称する)の従 来例について説明する。一般的に言えば、SPnTスイ ッチの入力側と出力側とを入れ替えると、nPSTスイ ッチを構成できる。

【0013】図24は従来のnPSTスイッチの回路図 を示している。通常、nPSTスイッチを構成する場 合、図19に示したSPSTスイッチ70を出力端子7 2にn個並列に接続する。尚、図24において、7 91,792,……,790は信号発生回路、711, 712, …, 71』は入力端子、80は負荷抵抗であ る。ON状態のSPSTスイッチに接続された信号発生 回路で発生した信号は、入力端子からSPSTスイッチ を通って出力端子72に出力される。

【0014】以下、従来のnPSTスイッチの回路動作 について説明する。

【0015】従来のnPSTスイッチにおいて、例え ば、入力端子711 と出力端子72との間をONにする 50

場合を考える。この場合、SPSTスイッチ701のみ をONとし、それ以外のSPSTスイッチ702~70 。をOFFとする。

6

【0016】図25 (a) は、入力端子711 と出力端 子72との間のSPSTスイッチ701 がON、それ以 外のSPSTスイッチ702~702が〇FFである場 合の等価回路を示しており、図25(b)は、FETの ON抵抗R。』が0Ωであると仮定した場合の等価回路を 示している。

【0017】図25 (b) に示すように、入力端子71 」と出力端子72との間には、OFF状態であるFET からなる容量n×C。rrが並列に接続されていると考え ることができる。

【0018】図26は、SPSTスイッチにおけるスル ーFETのゲート幅と挿入損失との関係を示しており、 図26より、スルーFETのゲート幅Wgは挿入損失に 影響を及ぼすことが分かる。すなわち、スルーFETの ゲート幅Wgを大きくするほど挿入損失は減少する。

【0019】図27は、SPSTスイッチにおけるシャ ントFETのゲート幅と挿入損失及びアイソレーション との関係を示しており、シャントFETのゲート幅Wg はアイソレーションに影響を及ぼすことが分かる。すな わち、スルーFETのゲート幅Wgを大きくするほどア イソレーションが向上する。

【0020】これらの結果より、スルーFET及びシャ ントFETのゲート幅Wgは大きい方が好ましいと言え るが、ともにゲート幅 $Wg = 1200 \mu m$ で飽和傾向に ある。従って、SPSTスイッチにおいては、スルーF ETのゲート幅Wg=1200um程度、シャントFE Tのゲート幅Wg =  $1200 \mu$ m程度とするのが通常で

【0021】また、SPSTスイッチが複数個並列に接 続されている1入力多出力スイッチ及び多入力1出力ス イッチにおいても、スルーFET及びシャントFETの 各ゲート幅 $Wg=1200\mu$ m程度とするのが通常であ

[0022]

【発明が解決しようとする課題】図28は、前記のSP n Tスイッチにおいて、 $C_{ori} = 0$ . 3 p F、f = 1. 9 G H z 、 n = 1 ~ 1 0 とした場合の入力端子 7 1 から 40 みたリターンロスの値を示している。nが大きくなれば なるほど入力端子71から見たリターンロスは劣化す る。 n ≤ 3 ではリターンロスの値として-10 d B以下 を確保できるが、n≥4ではリターンロスの値は-10 d B以上になることが分かる。また、nが大きいほど5 0 Ωからのずれが大きくなるため挿入損失も増大する。 【0023】尚、SPnTスイッチにおける出力端子7

2からみたリターンロスの値も、入力端子71からみた リターンロスの値とほぼ同一の値となる。以上のこと は、入力端子71がいずれの出力端子に接続されている 場合でも同様であり、また、nPSTスイッチにおいても同様である。

【0024】以上説明したように、n個のSPSTスイッチ70が並列に接続されてなる従来のSPnTスイッチ又はnPSTスイッチにおいては、入力端子と出力端子との間に並列に接続されるOFF状態のFETからなる容量n×С。; のために、入出力リターンロスが劣化すると共に挿入損失が増大するという問題を有している。

【0025】また、従来のnPSTスイッチにおいては、図25(a)から理解できるように、OFFである入力端子 $712\sim71$ 。がショート状態となる。このため、信号発生回路 $792\sim79$ 。の出力がショート状態になり、DCを含む信号を伝送する場合に不都合が生じるという問題を有している。

【0026】前記に鑑み、本発明は、入出カリターンロス及び挿入損失が改善された1入力多出力スイッチ又は多入力1出力スイッチ、及び信号発生回路の出力がショートしないような多入力1出力スイッチを提供することを目的とする。

#### [0027]

【課題を解決するための手段】請求項1の発明が講じた解決手段は、1入力多出力スイッチを、信号が入力される1つの入力端子と、信号が出力される複数の出力端子と、入力側を共通にして並列に接続された複数の単位スイッチよりなる単位スイッチ群と、前記単位スイッチ群を構成する各単位スイッチの入力側に共通に接続された1つの入力側スイッチとを備え、前記単位スイッチ群を構成する各単位スイッチの出力側に前記出力端子が共通に接続され、前記入力側スイッチの入力側に前記入力端30子が接続されている構成とするものである。

【0028】請求項2の発明が講じた解決手段は、1入 カ多出力スイッチを、信号が入力される1つの入力端子 と、信号が出力される複数の出力端子と、入力側を共通 にして並列に接続された複数の単位スイッチよりなる複 数の単位スイッチ群と、前記複数の単位スイッチ群のう ちの1つの単位スイッチ群を構成する各単位スイッチの 入力側に共通に接続された1つの第1入力側スイッチ と、前記複数の単位スイッチ群のうちの他の1つの単位 スイッチ群を構成する各単位スイッチの入力側に共通に 40 接続された他の1つの第1入力側スイッチと、前記2つ の第1入力側スイッチの入力側に共通に接続された1つ の第2入力側スイッチとを備え、前記複数の単位スイッ チ群を構成する各単位スイッチの出力側に前記出力端子 がそれぞれ接続され、前記第2入力側スイッチの入力側 に前記入力端子が接続されている構成とするものであ る。

【0029】請求項3の発明は、請求項1又は2の構成に、前記単位スイッチは、トランスファーゲートとして機能するスルーFETと該スルーFETと直列に接続さ 50

れたソース接地又はドレイン接地のシャントFETとからなるSPSTスイッチであるという構成を付加するものである。

8

【0030】請求項4の発明は、請求項1の構成に、前記入力側スイッチは、トランスファーゲートとして機能するスルーFETであるという構成を付加するものである。請求項5の発明は、請求項1の構成に、前記入力側スイッチは、トランスファーゲートとして機能するスルーFETと該スルーFETと直列に接続されたソース接地又はドレイン接地のシャントFETとからなるSPSTスイッチであるという構成を付加するものである。

【0031】請求項6の発明は、請求項2の構成に、前記第1入力側スイッチは、トランスファーゲートとして機能するスルーFETであるという構成を付加するものである。

【0032】請求項7の発明は、請求項2の構成に、前 記第2入力側スイッチは、トランスファーゲートとして 機能するスルーFETであるという構成を付加するもの である。

20 【0033】請求項8の発明が講じた解決手段は、信号が入力される1つの入力端子と、信号が出力される3つ以上の出力端子と、トランスファーゲートとして機能するスルーFETと該スルーFETと直列に接続されたソース接地又はドレイン接地のシャントFETとからなり、入力側が前記入力端子に共通に接続され且つ出力側が前記3つ以上の出力端子にそれぞれ接続された3つ以上のSPSTスイッチとを備えた1入力多出力スイッチを前提とし、前記スルーFETのゲート幅は前記シャントFETのゲート幅よりも小さいという構成とするものである。

【0034】請求項9の発明は、請求項8の構成に、前記スルーFETのゲート幅は400 $\sim$ 800 $\mu$ mであるという構成を付加するものである。

【0035】請求項10の発明が講じた解決手段は、多出力1入力スイッチを、信号が入力される複数の入力端子と、信号が出力される1つの出力端子と、前記複数の入力端子にそれぞれ接続された複数の単位スイッチと、前記複数の単位スイッチの出力側にそれぞれ接続されトランスファーゲートとして機能する複数のスルーFETとを備え、前記複数のスルーFETの各出力側に前記出力端子が共通に接続されている構成とするものである。

【0036】請求項11の発明が講じた解決手段は、多出力1入力スイッチを、信号が入力される複数の入力端子と、信号が出力される1つの出力端子と、前記複数の入力端子にそれぞれ接続された複数の単位スイッチと、前記複数の単位スイッチの出力側にそれぞれ接続され、トランスファーゲートとして機能する複数のスルーFET群と、前記スルーFET群を構成する各スルーFETの出力側に共通に接続された1つの出力側スイッチとを備え、前記出力側スイッチの出力

-167-

側に前記出力端子が接続されている構成とするものである。

【0037】請求項12の発明が講じた解決手段は、多 出力1入力スイッチを、信号が入力される複数の入力端 子と、信号が出力される1つの出力端子と、前記複数の 入力端子にそれぞれ接続された複数の単位スイッチと、 前記複数の単位スイッチの出力側にそれぞれ接続されト ランスファーゲートとして機能する複数のスルーFET よりなる複数のスルーFET群と、前記複数のスルーF ET群のうちの1つのスルーFET群を構成する各スル ーFETの出力側に共通に接続された1つの第1出力側 スイッチと、前記複数のスルーFET群のうちの他の1 つのスルーFET群を構成する各スルーFETの出力側 に共通に接続された他の1つの第1出力側スイッチと、 前記2つの第1出力側スイッチの出力側に共通に接続さ れた第2出力側スイッチとを備え、前記第2出力側スイ ッチの出力側に前記出力端子が接続されている構成とす るものである。

【0038】請求項13の発明は、請求項10~12の構成に、前記単位スイッチは、トランスファーゲートと 20して機能するスルーFETと該スルーFETと直列に接続されたソース接地又はドレイン接地のシャントFETとからなるSPSTスイッチであるという構成を付加するものである。

【0039】請求項14の発明は、請求項11の構成に、前記出力側スイッチは、トランスファーゲートとして機能するスルーFETであるという構成を付加するものである。

【0040】請求項15の発明は、請求項11の構成に、前記出力側スイッチは、トランスファーゲートとし 30 で機能するスルーFETと該スルーFETと直列に接続されたソース接地又はドレイン接地のシャントFETとからなるSPSTスイッチであるという構成を付加するものである。

【0041】請求項16の発明は、請求項12の構成に、前記第1出力側スイッチは、トランスファーゲートとして機能するスルーFETであるという構成を付加するものである。

【0042】請求項17の発明は、請求項12の構成に、前記第2出力側スイッチは、トランスファーゲート 40として機能するスルーFETであるという構成を付加するものである。

【0043】請求項18の発明が講じた解決手段は、信号が入力される3つ以上の入力端子と、信号が出力される1つの出力端子と、トランスファーゲートとして機能するスルーFETと該スルーFETと直列に接続されたソース接地又はドレイン接地のシャントFETとからなり、入力側が前記3つ以上の入力端子にそれぞれ接続され且つ出力側が前記出力端子に共通に接続された3つ以上のSPSTスイッチとを備えた1入力多出力スイッチ 50

10

を前提とし、前記スルーFETのゲート幅は前記シャントFETのゲート幅よりも小さいという構成とするものである。

【0044】請求項19の発明は、請求項18の構成に、前記スルーFETのゲート幅は $400\sim800\mu$ mであるという構成を付加するものである。

[0045]

【作用】請求項1の構成により、単位スイッチ群を構成する各単位スイッチの入力側に1つの入力側スイッチが共通に接続されているため、入力端子と出力端子との間のFETの合成容量値はn×Coffよりも低減する。

【0046】請求項2の構成により、2つの第1入力側スイッチの入力側に1つの第2の入力側スイッチが共通に接続されているため、入力端子と出力端子との間のFETの合成容量値はn×C。rr よりも一層大きく低減する。

【0047】請求項8の構成により、スルーFETのゲート幅がシャントFETのゲート幅よりも小さいため、スルーFETのゲート幅が小さいことにより、SPSTスイッチがOFF状態であるときのスルーFETの容量 Corr を低減することができ、また、シャントFETのゲート幅が大きいことによりアイソレーションが向上するので、1入力多出力スイッチの入出力リターンロス及び挿入損失を改善することができる。

【0048】請求項9の構成により、スルーFETのゲート幅が $400\mu$ m~ $800\mu$ mの場合、スルーFETのオン抵抗の増大より〇FF状態であるFETの容量C。 $\pi$ 0の効果が大きいため、入出力リターンロス及び挿入損失が改善される。

0 【0049】請求項10の構成により、各単位スイッチの出力側にスルーFETがそれぞれ接続されているため、OFFとなる各入力端子に単位スイッチを介して接続された各スルーFETをOFFにすることにより、OFFとなる各入力端子と出力端子との間を遮断することができるので、OFFとなる各入力端子のショートを防ぐことができる。

【0050】請求項11の構成により、スルーFET群を構成する各スルーFETの出力側に1つの出力側スイッチが共通に接続されているため、入力端子と出力端子との間のFETの合成容量値はn×C。rr よりも低減する。

【0051】請求項12の構成により、2つの第1出力側スイッチの出力側に1つの第2の出力側スイッチが共通に接続されているため、入力端子と出力端子との間のFETの合成容量値は $n \times C$ 。、、よりも一層大きく低減する。

【0052】請求項18の構成により、スルーFETの ゲート幅がシャントFETのゲート幅よりも小さいた め、スルーFETのゲート幅が小さいことにより、SP STスイッチがOFF状態であるときのスルーFETの 容量Coffを低減することができ、また、シャントFE Tのゲート幅が大きいことによりアイソレーションが向 上するので、多入力1出力スイッチの入出カリターンロ ス及び挿入損失を改善することができる。

【0053】請求項19の構成により、スルーFETの ゲート幅が $400\mu$ m~ $800\mu$ mの場合、スルーFE Tのオン抵抗の増大よりもOFF状態であるFETの容 量C。ir の効果が大きいため、入出力リターンロス及び 挿入損失が改善される。

#### [0054]

【実施例】以下、本発明の第1実施例に係るSP4Tス イッチ(4個のSPSTスイッチが入力端子に並列に接 続されたスイッチ)について図1及び図2(a),

#### (b) を参照しながら説明する。

【0055】図1は、第1実施例に係るSP4Tスイッ チの回路図を示しており、図1において、101, 102 , 103 , 104 はSPSTスイッチ、11は入力端 子、121,122,123,124は出力端子、13 はSPSTスイッチ10 及び102の入力側に共通 に接続されたスルーFET、132 はSPSTスイッチ 20 に低減していることが分かる。 10g及び10gの入力側に共通に接続されたスルーF ET、141 はゲートへのリーク電流を阻止のためスル ーFET13』のゲートに接続されたバイアス抵抗、1 42 はゲートへのリーク電流を阻止のためスルーFET 132 のゲートに接続されたバイアス抵抗、151 はス ルーFET131 をON・OFFするためのバイアス電 圧を印加するコントロール電圧端子、152 はスルード ET132 をON・OFFするためのバイアス電圧を印 加するコントロール電圧端子である。

【0056】以下、第1実施例に係るSP4Tスイッチ 30 の回路動作について説明する。

\*【0057】例えば、入力端子11と出力端子121と の間をONにする場合を考える。この場合、SPSTス イッチ131 がONとなるようコントロール電圧端子1 5<sub>1</sub>に0Vを印加し、スルーFET13<sub>2</sub> がOFFにな るようにコントロール電圧端子152 にVth以下の電 圧を印加する。また、SPSTスイッチ101 のみを〇 Nとし、それ以外のSPSTスイッチ102~104 を OFFとする。

12

【0058】図2(a)は、第1実施例に係るSP4T 10 スイッチにおいて入力端子11と出力端子121 との間 がONである場合の等価回路を示しており、図2(b) は、FETのON抵抗R。』が0Ωであると仮定した場合 の等価回路を示している。

【0059】図2(b)に示すように、入力端子11と 出力端子121 との間に接続されるOFF状態のFET からなる容量は2. 67×Corr である。従来のSP4 Tスイッチにおいては、入力端子と出力端子との間のF ETからなる容量はn×Corr 、即ち4×Corr である ので、第1実施例においては、FETの容量が約67%

【0060】尚、前記のことは、入力端子11がいずれ の出力端子に接続されている場合でも同様である。

【0061】(表1)は従来のSP4Tスイッチと第1 実施例のSP4Tスイッチとのシミュレーション結果の 比較を示している。シミュレーションに用いたFETは Vth=-2.5Vであり、スルーFET及びシャント FETのWgは共に1200 $\mu$ m、コントロール電圧は 0/-4. 5 Vとした。

[0062]

【表1】

	入力端子側リターンロス (d B)	挿入損失(d B)	
従来例	-8.8	1. 0	
第1実施例	-12.9	0. 9	

【0063】 (表1) に示すように、従来例では-8. 8 d B であったリターンロスが - 1 2. 9 d B に、1. 0 d B であった挿入損失が 0.9 d B にそれぞれ向上し ている。

【0064】第1実施例はSP4Tスイッチであった が、SPnTスイッチにおいてnが大きいほど入出力リ ターンロス及び挿入損失の改善効果は高くなる。

【0065】以下、本発明の第2実施例に係るSP8T スイッチについて図3及び図4(a),(b)を参照し ながら説明する。

【0066】図3は、第2実施例に係るSP8Tスイッ チの回路図を示しており、図3において、201,20 2, ……, 208 はSPSTスイッチ、21は入力端 子、221, 222, ……, 228 は出力端子、231

はSPSTスイッチ2 $0_1$ ~2 $0_4$ の入力側に共通に接 続されたスルーFET、232 はSPSTスイッチ20 5 ~ 2 0 8 の入力側に共通に接続されたスルーFET、

241 はスルーFET231 のゲートに接続されたバイ アス抵抗、242 はスルーFET232 のゲートに接続 されたバイアス抵抗、251 はスルーFET231 をO N・OFFするためのバイアス電圧を印加するコントロ ール電圧端子、252 はスルーFET232 をON・O FFするためのバイアス電圧を印加するコントロール電 圧端子である。第2実施例に係るSP8Tスイッチの回 路動作は第1実施例と同様であるので説明は省略する。

【0067】図4(a)は、第2実施例に係るSP8T スイッチにおいて、入力端子21と出力端子221との 50 間がONである場合の等価回路を示し、図4 (b) は、

FETのON抵抗R。』が0  $\Omega$ であると仮定した場合の等価回路を示している。

【0068】図4(b)に示すように、入力端子21と出力端子221 との間に接続されるOFF状態のFETからなる容量は $4.8 \times C_{off}$ である。従来のSP8Tスイッチにおいては入力端子と出力端子との間の容量は $1.8 \times C_{off}$ 、即5 $1.8 \times C_{off}$ であるので、第 $1.8 \times C_{off}$  がかる。

\*【0069】尚、前記のことは、入力端子21がいずれの出力端子22に接続されている場合でも同様である。

14

【0070】 (表2) は従来のSP8Tスイッチと第2 実施例のSP8Tスイッチとのシミュレーション結果の比較を示している。シミュレーションに用いたFETは第1実施例と同様である。

[0071]

【表2】

	入力端子側リターンロス (dB)	
従来例	<b>-4.</b> 1	2. 6
第2実施例	-8. 1	1, 5

【0072】 (表2) に示すように、従来例では-4. 1 d B であったリターンロスが-8. 1 d B に、2. 6 d B であった挿入損失が1. 5 d B にそれぞれ向上している。

【0073】以下、本発明の第3実施例に係るSP8T TのON抵抗R。 スイッチについて図5及び図6(a),(b)を参照し 20 路を示している。 ながら説明する。 【0078】図

【0074】図5は、第3実施例に係るSP8Tスイッチの回路図を示しており、図5において、 $30_1$ ,  $30_2$ , .....,  $30_8$  はSPSTスイッチ、31は入力端子、 $32_1$ ,  $32_2$ , .....,  $32_8$  は出力端子、 $36_1$  はSPSTスイッチ3 $0_1$  ~ $30_4$  の入力側に共通に接続されたSPSTスイッチ、 $36_2$  はSPSTスイッチ3 $0_8$  ~ $30_8$  の入力側に共通に接続されたSPSTスイッチオッチである。

【0075】以下、第3実施例に係るSP8Tスイッチ *30* の回路動作について説明する。

【0076】例えば、入力端子31と出力端子321との間をONにする場合を考える。この場合、SPSTスイッチ301とSPSTスイッチ361のみをONとし、それ以外のSPSTスイッチ302~308及び3%

※62 をOFFとする。

【0077】図6(a)は第3実施例に係るSP8Tスイッチにおいて入力端子31と出力端子32」との間がONである場合の等価回路を示し、図6(b)は、FETのON抵抗 $R_{on}$ が0 $\Omega$ であると仮定した場合の等価回路を示している。

【0078】図6(c)に示すように、入力端子31と出力端子321 との間に接続されるOFF状態のFETからなる容量は $6 \times C_{off}$ である。従来のSP8Tスイッチにおいては、入力端子と出力端子との間のFETの容量は $n \times C_{off}$ 、即ち $8 \times C_{off}$ であるので、第3実施例においては、FETの容量が約75%に低減していることが分かる。

【0079】尚、前記のことは、入力端子31がいずれの出力端子に接続されている場合でも同様である。

【0080】(表3)は従来のSP8Tスイッチと第3 実施例のSP8Tスイッチとのシミュレーション結果の 比較を示す。シミュレーションに用いたFETは第1実 施例の場合と同様である

【表3】

	入力端子側リターンロス(d B)	挿入損失(dB)
従来例	-4. 1	2. 6
第3実施例	-6.5	2. 0

【0081】 (表3) に示すように、従来例では-4. 1 d B であったリターンロスが-6.5 d B に、2.6 d B であった挿入損失が2.0 d B にそれぞれ向上している。このことから、SP8Tスイッチにおいて、入力端子に接続されるスルーFETをSPSTスイッチに変更しても同様の改善効果が得られることが分かる。

【0082】以下、本発明の第4実施例に係るSP8Tスイッチについて図7及び図8(a),(b)を参照しながら説明する。

【0083】図7は、第4実施例に係るSP8Tスイッ 50 ET、441 はスルーFET431 のゲートに接続され

チの回路図を示しており、図7において、 $40_1$ ,  $40_2$ , ……,  $40_8$  はSPSTスイッチ、41は入力端子、 $42_1$ ,  $42_2$ , ……,  $42_8$  は出力端子、 $43_1$  はSPSTスイッチ $40_1$ ,  $40_2$  の入力側に共通に接続されたスルーFET、 $43_2$  はSPSTスイッチ $40_3$ ,  $40_4$  の入力側に共通に接続されたスルーFET、 $43_8$  はSPSTスイッチ $40_5$ ,  $40_6$  の入力側に共通に接続されたスルーFET、 $43_4$  はSPSTスイッチ $40_7$ ,  $40_8$  の入力側に共通に接続されたスルーFET、 $43_4$  はSPSTスイッチ $40_7$ ,  $40_8$  の入力側に共通に接続されたスルーFET、 $43_4$  はスルーFET

たバイアス抵抗、442 はスルーFET432 のゲート に接続されたバイアス抵抗、44%はスルーFET43 3 のゲートに接続されたバイアス抵抗、444 はスルー FET434のゲートに接続されたバイアス抵抗、45 1 はスルーFET431 をON・OFFするためのバイ アス電圧を印加するコントロール電圧端子、452 はス ルーFET432 をON・OFFするためのバイアス電 圧を印加するコントロール電圧端子、45%はスルート ET43。をON・OFFするためのバイアス電圧を印 加するコントロール電圧端子、454 はスルーFET4 34 をON・OFFするためのバイアス電圧を印加する コントロール電圧端子、47: はスルーFET43: 及 び432の入力側に共通に接続されたスルーFET、4 72 はスルーFET433 及び434 の入力側に共通に 接続されたスルーFET、481 はスルーFET471 のゲートに接続されたバイアス抵抗、482 はスルート ET472のゲートに接続されたバイアス抵抗、491 はスルーFET471 をON・OFFするためのバイア ス電圧を印加するコントロール電圧端子、492 はスル

【0084】以下、第4実施例に係るSP8Tスイッチの回路動作について説明する。

を印加するコントロール電圧端子である。

【0085】例えば、入力端子41と出力端子421と の間をONにする場合を考える。この場合、スルーFE T431及び471がONになるようにコントロール電\* \*圧端子451 及び491 に0Vを印加し、その他のスルーFET432~434 及び472 がOFFになるようにコントロール電圧端子452~454 及び492 にVth以下の電圧を印加する。また、SPSTスイッチ401 のみをONとし、それ以外のSPSTスイッチ402~408 をOFFとする。

16

【0086】図8(a)は、第4実施例に係るSP8Tスイッチにおいて入力端子41と出力端子42」との間がONである場合の等価回路を示し、図8(b)はFETOON抵抗R<sub>0</sub>。が0Ωであると仮定した場合の等価回路を示している。

【0087】図8(b)に示すように、入力端子41と出力端子421との間に接続されるOFF状態のFETからなる容量は3.47×Corrである。従来のSP8Tスイッチにおいては入力端子と出力端子との間の容量はn×Corr、即ち8×Corrであるので、第4実施例においては、FETの容量が約43%に低減していることが分かる。

ス電圧を印加するコントロール電圧端子、492 はスル 【0088】尚、前記のことは、入力端子41がいずれーFET472 をON・OFFするためのバイアス電圧 20 の出力端子に接続されている場合でも同様である。

【0089】 (表4) は従来のSP8Tスイッチと第4 実施例のSP8Tスイッチとのシミュレーション結果の 比較を示している。シミュレーションに用いたFETは 第1実施例の場合と同様である

【表4】

	入力端子側リターンロス(d B)	挿入損失(dB)	
従来例	<b>-4.</b> 1	2. 6	
第4実施例	-11.9	1. 4	

【0090】(表4)に示すように、従来例では-4. 1dBであったリターンロスが-11.9dBに、2. 6dBであった挿入損失が1.4dBにそれぞれ向上している。このことから、SP8Tスイッチにおいては、第4実施例のような回路構成により、入力端子と出力端子との間に接続されるOFF状態のFETの容量を最小にできることが分かる。

【0091】前記第1~第4実施例においては、1入力 多出力スイッチについて説明したが、以下の各実施例は 40 SPSTスイッチが並列に接続された多入力1出力スイ ッチ(以下、nPSTスイッチと称する。) である。

【0092】SPnTスイッチの入力と出力とを入れ替えることにより、nPSTスイッチを構成できるが、単に入れ替えただけでは、OFF状態であるSPSTスイッチのシャントFETが、OFF状態の入力端子をショートさせてしまう。そこで、本発明におけるnPSTスイッチにおいては、以下のような回路構成をとる。

【0093】以下、本発明の第5実施例に係る4PST スイッチについて図9及び図10(a), (b)を参照 *50* 

しながら説明する。

【0094】図9は第5実施例に係る4PSTスイッチ の回路図を示しており、図9において、501,5  $0_2$ ,  $50_3$ ,  $50_4$  dSPSTスイッチ、 $51_1$ , 512,513,514 は入力端子、52は出力端子、5 3: はSPSTスイッチ50: の出力側に接続されたス ルーFET、532 はSPSTスイッチ502 の出力側 に接続されたスルーFET、53g はSPSTスイッチ 50gの出力側に接続されたスルーFET、53g はS PSTスイッチ504 の出力側に接続されたスルーFE T、541 はスルーFET531 のゲートに接続された バイアス抵抗、542 はスルーFET532 のゲートに 接続されたバイアス抵抗、54%はスルーFET53% のゲートに接続されたバイアス抵抗、544 はスルーF ET534 のゲートに接続されたバイアス抵抗、551 はスルーFET531 をON・OFFするためのバイア ス電圧を印加するコントロール電圧端子、552はスル ーFET532 をON・OFFするためのバイアス電圧 を印加するコントロール電圧端子、55%はスルーFE

T53。をON・OFFするためのバイアス電圧を印加 するコントロール電圧端子、554はスルーFET53 4 をON・OFFするためのバイアス電圧を印加するコ ントロール電圧端子である。

【0095】以下、第5実施例に係る4PSTスイッチ の回路動作について説明する。

【0096】例えば、入力端子511と出力端子52と の間をONにする場合を考える。この場合、スルーFE T531 がONになるようにコントロール電圧端子55 1 に0Vを印加し、その他のスルーFET532~53 4 がOFFになるようにコントロール電圧端子552~ 554 にVth以下の電圧を印加する。また、SPST スイッチ501のみをONにし、それ以外のSPSTス イッチ502~504をOFFとする。

【0097】ここで、スルーFET531~534の役 割について説明する。

【0098】図10 (a) は、第5実施例に係る4PS Tスイッチにおいて入力端子511と出力端子52との 間がONである場合の等価回路である。図10(a)に 示すように、OFFである入力端子512~514 はオ 20 ープンとなっており、前述の不都合が解消されているこ とが分かる。即ち、スルーFET531~534 は、O FFである入力端子がショートとなるのを防ぐ役割を果 たしている。

【0099】図10(b)は、FETのON抵抗R。』が 0 Ωであると仮定した場合の等価回路を示している。こ の場合、入力端子511 と出力端子52との間には、S P4Tスイッチと同様、容量4×C。ii が並列に接続さ れていると考えることができる。また、一般的にnPS Tスイッチの場合、入力端子と出力端子との間に並列に 30 接続される容量はn×Coffであることが分かる。

【0100】尚、前記のことは、いずれの入力端子が出 カ端子52に接続されている場合でも同様である。

【0101】以下、本発明の第6実施例に係る4PST スイッチについて図11及び図12(a),(b)を参 照しながら説明する。

【0102】図11は第6実施例に係る4PSTスイッ チの回路図を示しており、図11において、601,6  $0_2$ ,  $60_3$ ,  $60_4$  dSPSTスイッチ、 $61_1$ , 612,613,614 は入力端子、62は出力端子、640 ことが分かる。 31 はSPSTスイッチ601 の出力側に接続されたス ルーFET、632 はSPSTスイッチ602 の出力側 に接続されたスルーFET、63。はSPSTスイッチ 60gの出力側に接続されたスルーFET、63gはS PSTスイッチ604 の出力側に接続されたスルーFE T、64」はスルーFET 63」のゲートに接続された バイアス抵抗、642 はスルーFET632 のゲートに 接続されたバイアス抵抗、64。はスルーFET63。 のゲートに接続されたバイアス抵抗、644 はスルーF

18

ET634 のゲートに接続されたバイアス抵抗、651 はスルーFET631 をON・OFFするためのバイア ス電圧を印加するコントロール電圧端子、652はスル ーFET632 をON・OFFするためのバイアス電圧 を印加するコントロール電圧端子、65%はスルーFE T63。をON・OFFするためのバイアス電圧を印加 するコントロール電圧端子、654 はスルーFET63 4 をON・OFFするためのバイアス電圧を印加するコ ントロール電圧端子、671 はスルーFET631 及び 10 スルーFET632 の出力側に共通に接続されたスルー FET、672 はスルーFET638 及びスルーFET 634 の出力側に共通に接続されたスルーFET、68 1 はスルーFET671 のゲートに接続されたバイアス 抵抗、682はスルーFET672のゲートに接続され たバイアス抵抗、69 はスルーFET67 をON・ OFFするためのバイアス電圧を印加するコントロール 電圧端子、692 はスルーFET672 をON・OFF するためのバイアス電圧を印加するコントロール電圧端 子である。

【0103】以下、第6実施例に係る4PSTスイッチ の回路動作について説明する。例えば、入力端子611 と出力端子62との間をONにする場合を考える。この 場合、スルーFET63 及び67 がONになるよう にコントロール電圧端子651 及び691 に0Vの電圧 を印加し、その他のスルーFET632~634 及び6 72 がOFFになるようにコントロール電圧端子652 ~654 及び692 にVth以下の電圧を印加する。ま た、SPSTスイッチ601のみをONにし、それ以外 のSPSTスイッチ $602 \sim 604$  をOFFとする。

【0104】図12 (a) は、第6実施例に係る4PS Tスイッチにおいて入力端子611と出力端子62との 間がONである場合の等価回路を示し、図12(b) は、FETのON抵抗R。』が0Ωであると仮定した場合 の等価回路を示している。この場合、入力端子611と 出力端子62との間には、SP4Tスイッチと同様、容 量2.66×Coff が並列に接続されていると考えるこ とができ、第5実施例の4×Corr に比べて約67%に 低減している。このように、nPSTスイッチにおいて もSPnTスイッチの場合と全く同様の効果が得られる

【0105】尚、前記のことは、いずれの入力端子が出 力端子62に接続されている場合でも同様である。

【0106】 (表5) は第5実施例の4PSTスイッチ と第6実施例の4PSTスイッチとのシミュレーション 結果の比較を示している。シミュレーションに用いたF ETは第1実施例の場合と同様である。

[0107]

【表5】

	出力端子側リターンロス(d B)	挿入損失(d B)	
第5実施例	-8. 9	1. 3	
第6実施例	~13.1	1. 2	

【0108】 (表 5) に示すように、第5実施例では-8. 9d Bであったリターンロスが第6実施例では-13. 1d Bに、第5実施例では1. 3d Bであった挿入損失が第6実施例では1. 2d Bにそれぞれ向上している。

【0109】尚、第5及び第6実施例においては、直列に接続されたSPSTスイッチ及びスルーFETの出力側に接続された出力側スイッチはスルーFETであったが、スルーFETに代えてSPSTスイッチを用いても同様の効果が得られる。

【0110】以下、本発明の第7実施例に係るSP3Tスイッチについて図13を参照しながら説明する。

【0111】図13は、第7実施例に係るSP3Tスイッチの回路図を示しており、図13において、 $90_1$ ,  $90_2$ ,  $90_3$  はSPSTスイッチ、91は入力端子、 $92_1$ ,  $92_2$ ,  $92_3$  は出力端子、 $93_1$ ,  $93_2$ ,  $93_3$  は各出力端子9 $2_1$ ,  $92_2$ ,  $92_3$  に接続された負荷抵抗である。

【0112】図14は第7実施例に係るSP3TスイッチのスルーFETのゲート幅Wgを変化させたときの入\*

\*力端子側及び出力端子側のリターンロスを示し、図15は前記スルーFETのゲート幅Wgを変化させたときの挿入損失を示している。シミュレーションに用いたスルーFETのしきい値電圧Vthは-2.5Vであり、コントロール電圧Vcは0/-5.0Vである。このとき、シャントFETのゲート幅Wgは $1200\mu$ mに固定とした。

20

【0113】図14より、スルーFETのゲート幅Wgが小さくなるほどリターンロスは向上することが分かる。また、図15より、スルーFETのゲート幅Wg= $800\mu$ mのときに挿入損失は最小となり、ゲート幅Wgが $800\mu$ mよりも小さくなると、挿入損失は逆に増大することが分かる。これは、スルーFETのON抵抗が高くなるためであり、スルーFETのゲート幅Wgに20 は最適値が存在すると言える。

【0114】(表6)は従来のSP3Tスイッチと第7 実施例のSP3Tスイッチとのシュミレーション結果の 比較を示している。

[0115]

【表6】

	スルーFET Wg (μm)	入力端子側リターンロス (dB)	挿入損失 (dB)
従来例	1200	<b>−11.2</b>	0. 75
第7実施例	800	<b>-13</b> . 5	0.70

【0116】 (表6) に示すように、スルーFETのゲート幅 $Wg=1200\mu$ mのときに、リターンロスがー11.2dBであり、挿入損失が0.75dBであったが、スルーFETのゲート幅 $Wg=800\mu$ mにすることにより、リターンロスが-13.5dBに、挿入損失が0.70dBにそれぞれ改善されている。

【0117】以下、本発明の第8実施例に係るSP8Tスイッチについて図16を参照しながら説明する。

【0118】図16は、第8実施例に係るSP8Tスイ 40 ッチの回路図を示しており、図16において、901, 902, ……90。はSPSTスイッチ、91は入力端子、921, 922, ……92。は出力端子、931, 932, ……93。は各出力端子921, 922, ……92。に接続された負荷抵抗である。

【0119】図17は第8実施例に係るSP8TスイッチのスルーFETのゲート幅Wgを変化させたときの入力端子側及び出力端子側のリターンロスを示し、図18は前記スルーFETのゲート幅Wgを変化させたときの挿入損失を示している。シミュレーションに用いたスル 50

ーFETのしきい値電圧Vt hは-2. 5 Vであり、コントロール電圧Vc は 0 /-5. 0 Vである。このとき、シャントFETのゲート幅Wg は 1 2 0 0  $\mu$ mに固定とした。

【0120】図17より、SP8Tスイッチにおいても、スルーFETのゲート幅Wgが小さくなるほどリターンロスは向上することが分かる。また、図18より、スルーFETのゲート幅Wg = 400  $\mu$ mのときに挿入損失は最小となり、ゲート幅Wg が 400  $\mu$ mよりも小さくなると、挿入損失は逆に増大することが分かる。これは、スルーFETのON抵抗が高くなるためであり、スルーFETのゲート幅Wg には最適値が存在すると言える。

【0121】(表7)は従来のSP8Tスイッチと第8 実施例のSP8Tスイッチとのシュミレーション結果の 比較を示している。

[0122]

【表7】

	スルーFET Wg (μm)	入力端子側リターンロス (dB)	挿入損失 (d B)
従来例	1200	-4. 2	2. 67
第8実施例	400	-10.2	1. 33

【0123】 (表7) に示すように、スルーFETのゲート幅 $Wg=1200\mu$ mのときに、リターンロスがー4. 2dBであり、挿入損失が2. 67dBであったが、スルーFETのゲート幅 $Wg=400\mu$ mにするこ 10 とにより、リターンロスが-10. 2dBに、挿入損失が1. 33dBにそれぞれ大きく改善されている。

【0124】尚、第7実施例はSP3Tであり、第8実施例はSP8Tであったが、SPnTにおいてnが大きいほど入力側及び出力側のリターンロス及び挿入損失の改善効果は高くなる。

【0125】また、第7及び第8実施例は1入力多出力スイッチであったが、多入力1出力スイッチにおいても、スルーFETのゲート幅を小さくすることにより、入力側及び出力側のリターンロス及び挿入損失を改善す 20ることができる。

#### [0126]

【発明の効果】請求項1の発明に係る1入力多出力スイッチによると、各単位スイッチの入力側に1つの入力側スイッチが共通に接続されているため、入力端子と出力端子との間のFETの合成容量値がn×C。」よりも低減するので、入出力リターンロス及び挿入損失を向上させることができる。

【0127】請求項2の発明に係る1入力多出力スイッチによると、2つの第1入力側スイッチの入力側に1つ 30の第2の入力側スイッチが共通に接続されているため、入力端子と出力端子との間のFETの合成容量値はn×Corr よりも一層大きく低減するので、入出力リターンロス及び挿入損失を一層大きく向上させることができる。

【0128】請求項8の発明に係る1入力多出力スイッチによると、スルーFETのゲート幅が小さいため、OFF状態であるFETの容量Corrを低減することができると共に、シャントFETのゲート幅が大きいため、アイソレーションが向上するので、1入力多出力スイッ 40 チの入出力リターンロス及び挿入損失を改善することができる。尚、スルーFETの数が3以上の場合に、入出力リターンロス及び挿入損失の改善の効果が確実に発揮される。

【0129】請求項9の発明に係る1入力多出力スイッチによると、スルーFETのゲート幅が $400\sim800$   $\mu$  mの場合、スルーFETのオン抵抗の増大よりも〇FF状態であるFETの容量 $C_{old}$  の低減の効果が大きいため、挿入損失を確実に低減することができる。

【0130】請求項10の発明に係る多入力1出力スイ 50

ッチによると、各単位スイッチの出力側にスルーFETがそれぞれ接続されているため、OFFとなる各入力端子と出力端子との間を遮断することができるので、OFFとなる各入力端子がショートとなる事態を防止できる。

22

【0131】請求項11の発明に係る多入力1出力スイッチによると、各スルーFETの出力側に1つの出力側スイッチが共通に接続されているため、入力端子と出力端子との間のFETの合成容量値がn×C。によりも低減するので、入出力リターンロス及び挿入損失を向上させることができる。

【0132】請求項12の発明に係る多入力1出力スイッチによると、2つの第1出力側スイッチの出力側に1つの第2の出力側スイッチが共通に接続されているため、入力端子と出力端子との間のFETの合成容量値がn×Corr よりも一層大きく低減するので、入出力リターンロス及び挿入損失を一層大きく向上させることができる。

【0133】請求項18の発明に係る多入力1出力スイッチによると、スルーFETのゲート幅が小さいため、OFF状態であるFETの容量Coff を低減することができると共に、シャントFETのゲート幅が大きいため、アイソレーションが向上するので、多入力1出力スイッチの入出力リターンロス及び挿入損失を改善することができる。尚、スルーFETの数が3以上の場合に、入出力リターンロス及び挿入損失の改善の効果が確実に発揮される。

【0134】請求項19の発明に係る多入力1出力スイッチによると、スルーFETのゲート幅が $400\sim80$ 0 $\mu$ mの場合、スルーFETのオン抵抗の増大よりもOFF状態であるFETの容量 $C_{\rm off}$ の低減の効果が大きいため、挿入損失を確実に低減することができる。

#### 【図面の簡単な説明】

【図1】本発明の第1実施例に係るSP4Tスイッチの回路図である。

【図2】 (a) は第1実施例に係るSP4Tスイッチにおいて入力端子と1つの出力端子との間がONである場合の等価回路であり、(b) はFETのON抵抗が0 $\Omega$ であると仮定した場合の等価回路である。

【図3】本発明の第2実施例に係るSP8Tスイッチの回路図である。

【図4】 (a) は第2実施例に係るSP8Tスイッチに おいて入力端子と1つの出力端子との間がONである場 合の等価回路であり、(b) はFETのON抵抗が $0\Omega$ 

であると仮定した場合の等価回路である。

【図5】本発明の第3実施例に係るSP8Tスイッチの回路図である。

【図 6】 (a) は第 3 実施例に係る SP8Tスイッチにおいて入力端子と 1 つの出力端子との間が ONである場合の等価回路であり、(b)は FET のON抵抗が 0  $\Omega$  であると仮定した場合の等価回路である。

【図7】本発明の第4実施例に係るSP8Tスイッチの回路図である。

【図8】 (a) は第4実施例に係るSP8Tスイッチに 10 おいて入力端子と1つの出力端子との間がONである場合の等価回路であり、(b) はFETのON抵抗が $0\Omega$  であると仮定した場合の等価回路である。

【図9】本発明の第5実施例に係る4PSTスイッチの回路図である。

【図10】 (a) は第5実施例に係る4PSTスイッチにおいて1つの入力端子と出力端子との間がONである場合の等価回路であり、(b) はFETのON抵抗が0 $\Omega$ であると仮定した場合の等価回路である。

【図11】本発明の第6実施例に係る4PSTスイッチの回路図である。

【図12】(a)は第6実施例に係る4PSTスイッチにおいて1つの入力端子と出力端子との間がONである場合の等価回路であり、(b)はFETのON抵抗が0 $\Omega$ であると仮定した場合の等価回路である。

【図13】本発明の第7実施例に係るSP3Tスイッチの回路図である。

【図14】第7実施例に係るSP3Tスイッチのスルー FETのゲート幅Wgと入力端子側及び出力端子側のリターンロスとの関係を示す図である。

【図15】第7実施例に係るSP3Tスイッチのスルー FETのゲート幅Wgと挿入損失との関係を示す図であ ス

【図16】本発明の第8実施例に係るSP8Tスイッチの回路図である。

【図17】第8実施例に係るSP8Tスイッチのスルー FETのゲート幅Wgと入力端子側及び出力端子側のリターンロスとの関係を示す図である。

【図18】第8実施例に係るSP8Tスイッチのスルー FETのゲート幅Wgと挿入損失との関係を示す図であ 40 る。

【図19】(a)は従来及び本発明の各実施例に用いる SPSTスイッチの回路図であり、(b)は前記SPS TスイッチがONとなる状態を示す等価回路であり、

(c) は前記SPSTスイッチがOFFとなる状態を示す等価回路である。

【図20】(a)は単体FETを示す回路図であり、

(b) は前記単体FETがON状態のときの等価回路であり、(c) は前記単体FETがOFF状態のときの等価回路である。

24

【図21】 (a) は前記SPSTスイッチがON状態のときの等価回路であり、(b) は前記SPSTがOFF 状態のときの等価回路である。

【図22】従来のSPnTスイッチの回路図である。

【図23】(a)は従来のSPnTスイッチにおいて入力端子と1つの出力端子との間がONである場合の等価回路であり、(b)はFETのON抵抗が0 $\Omega$ であると仮定した場合の等価回路である。

【図24】従来のnPSTスイッチの回路図である。

【図25】(a)は従来のnPSTスイッチにおいて1 つの入力端子と出力端子との間がONである場合の等価 回路であり、(b)はFETのON抵抗が0 $\Omega$ であると 仮定した場合の等価回路である。

【図26】従来のSPSTスイッチにおけるスルーFE てのゲート幅と挿入損失との関係を示す図である。

【図27】従来のSPSTスイッチにおけるシャントF ETのゲート幅と挿入損失及びアイソレーションとの関係を示す図である。

Ωであると仮定した場合の等価回路である。 【図28】従来のSPnTスイッチにおける入力端子か【図11】本発明の第6実施例に係る4PSTスイッチ 20 らみたリターンロスの値を示すスミスチャートである。

#### 【符号の説明】

101, 102, 103, 104 SPSTスイッチ

1 1 入力端子

121,122,123,124 出力端子

13<sub>1</sub>, 13<sub>2</sub> スルーFET

141,142 バイアス抵抗

151, 152 コントロール電圧端子

 $20_1$  ,  $20_2$  , .....,  $20_8$  SPSTスイッチ

21 入力端子

30 221, 222, …, 228 出力端子

231,232 スルーFET

241, 242 バイアス抵抗

251, 252 コントロール電圧端子

301, 302, ....., 308 SPSTスイッチ

31 入力端子

321, 322, ……, 328 出力端子

**361,362** SPSTスイッチ

 $40_1$ ,  $40_2$ , .....,  $40_8$  SPSTX1yF

41 入力端子

10 421, 422, …, 428 出力端子

 $43_1$ ,  $43_2$ ,  $43_3$ ,  $43_4$  ZW-FET

441, 442, 443, 444 バイアス抵抗

451 , 452 , 458 , 454 コントロール電圧端 子

47<sub>1</sub> , 47<sub>2</sub> スルーFET

481,482 バイアス抵抗

491,492 コントロール電圧端子

501,502,503,504 SPSTスイッチ


511,512,513,514 入力端子


50 52 出力端子


-175-

25 26  $5\ 3_{\text{\scriptsize 1}}$  ,  $5\ 3_{\text{\scriptsize 2}}$  ,  $5\ 3_{\text{\scriptsize 3}}$  ,  $5\ 3_{\text{\scriptsize 4}}$ スルーFET 子  $5\,\,4_{\scriptscriptstyle 1}$  ,  $5\,\,4_{\scriptscriptstyle 2}$  ,  $5\,\,4_{\scriptscriptstyle 3}$  ,  $5\,\,4_{\scriptscriptstyle 4}$ 671, 672 バイアス抵抗 スルーFET  $5\,\,5_{\,1}$  ,  $5\,\,5_{\,2}$  ,  $5\,\,5_{\,3}$  ,  $5\,\,5_{\,4}$  $68_1$  ,  $68_2$ コントロール電圧端 バイアス抵抗 子  $69_1$  ,  $69_2$ コントロール電圧端子  $6\ 0_{\,1}$  ,  $6\ 0_{\,2}$  ,  $6\ 0_{\,3}$  ,  $6\ 0_{\,4}$ SPSTスイッチ  $9\ 0_{\,1}$  ,  $9\ 0_{\,2}$  ,  $9\ 0_{\,3}$  ,  $\cdots\cdots 9\ 0_{\,8}$ SPSTスイッ  $6\,\,1_{\scriptscriptstyle 1}$  ,  $6\,\,1_{\scriptscriptstyle 2}$  ,  $6\,\,1_{\scriptscriptstyle 3}$  ,  $6\,\,1_{\scriptscriptstyle 4}$ 入力端子 62 出力端子 91 入力端子  $63_1$  ,  $63_2$  ,  $63_3$  ,  $63_4$  $92_1$  ,  $92_2$  ,  $92_3$  , .....  $92_8$ スルーFET 出力端子  $6\,\,4_{\scriptscriptstyle 1}$  ,  $6\,\,4_{\scriptscriptstyle 2}$  ,  $6\,\,4_{\scriptscriptstyle 3}$  ,  $6\,\,4_{\scriptscriptstyle 4}$ バイアス抵抗  $93_1$  ,  $93_2$  ,  $93_3$  , .....  $93_8$ 負荷抵抗  $65_1$  ,  $65_2$  ,  $65_3$  ,  $65_4$ コントロール電圧端 *10* 

【図1】 【図13】









【図7】 【図15】 5 40<sub>1</sub>(SPSTスイッチ)~42<sub>1</sub>(出力端子) 43<sub>1</sub>(ズル-FET) f=1.9 (GHz)  $Vc = 0/-5(V_1)$ 402(SPSTスイッチ)/ 422(出力端子) 47<sub>1</sub>(スルーFET) **₹~44**1(バイアス抵抗) 40g(SPSTスイッチ) / 42g(出力端子) 3 45(1)和北電压端子) (43<sub>2</sub>(XW-FET) 40<sub>4</sub>(SPSTスイッチ) ~424(出力端子) 481(バイアス抵抗) 2 491(3/10-ル電圧端子) **₹~442**(バ/アス抵抗) / 40<sub>5</sub>(SPSTスイッチ) ~425(出力端子) 雲 452(コントロール電圧端子) 41(入力端子) 43ੑ<sub>3</sub>(スルーFET) 40<sub>6</sub>(SPSTスイッチ) ~ 42<sub>6</sub>(出力端子) 472(スル-FET) 0 **◆443**(バイアス抵抗) 200 400 600 800 1000 1200 407(SPSTス~チ)、427(出力端子) 453(コントロール電圧端系) スル- FET Wg(μm) (43<sub>4</sub>(۲۱۱۰- FET) 40g(SPSTスイッチ) / 42g(出力端子) 482(ババアス抵抗) 492(コントロール電圧端子) -444(バアス抵抗)


[図9]


◇~454(3)/10-1/電圧端子)







【図11】







【図19】










### 【図20】


















# 【図23】











【図25】



【図26】



挿入口入 アイソレーション 50 f = 1.9 (GHz) Vc = 0/-5(V)40 g 4 挿入損失 (dB) アイソレ-ジョン 30 3 20 2 10 1 0 400 600 800 1000 1200 200 シャント FET Wg(μm)

【図27】

[図28]

